PLLのFPGAを

[Sink0]

こんにちは、私はちょうどFPGAを開始し、私が開発UARTのFIFO付TXおよびRX。今私は私が大きいと仕事したいには、ボーレートは、との）50MHzの（クロックを私乗算するPLLを使用しています行くする必要がある。乗算クロックは現時点での送受信サンプル行くだけで使用することができます。私は、PLLを使用することを作成する方法をしない理解。私はしかし、ブロックのウェブサイトについて、アルテラが読んでALTPLLそれと仕事ができる方法を理解していない。できるいくつかの1つは私を手伝ってくれる？私のFPGAはピン2のEP2C8と208サイクロンです。

ありがとうございました！

 

[ckaa]

あなただけのMegaWizardを使用してPLLを必要とするインスタンス化します。マネージャではク（で"ツール）遠方監視の下に"タブプラグインのMegaWizardあなたはよ見つける。開くこと、それはPLLを（ご使用の作成をご案内ウィザードがインプラグALTPLLに位置の下にインストールしたフォルダのI / Oのmegawizardプラグインマネージャ）。私は期待してこれがされたことは何。

 

[构]

あなたはPLLクロックを水晶フィードと複数の異なるクロックを得るまたは1。基本的には、達成可能¥なPLLの周波数は除数と乗数の整数でなければなりません表¥される。クは（）で遠方監視MegaWizardは、周波数をPLLのできる可能¥に役立つ場合に評価する。

 

[Sink0]

ありがとうございますそれを得た。何のためには、ロックされてピンaresetと。Aresetは想像私はそれをブロックリセットをさします。ロックされてどうですか？もしiまたはそれらを使用する[OK]をすべきことが私を開いている場合私は残して？

ありがとうございました！

 

[Guest]

[No message]

 

[ckaa]

プラグインマネージャMegawizardの右上隅のドキュメントを持つボタンと呼ばれる。あなたは見つけることがPLLのユーザーの詳細マニュアルはここで説明されますがPLLのモジュールのすべてのポートがあります。'ロックポート'との'aresetを'は使用してPLLはうまく行きそうだ場合はありません。'ロック'非同期PLLをだと主張するときにリセット'あなたのPLLが実現ロックを指定された出力周波数と'areset。ロックのロジックをその中にはない使用をmegawizardウィンドウ場合がある]タブをの/あなたが入力'のポート、これらの可能¥性が無効にします。

 

[Sink0]

..ありがとうをサドが非常に役立った。実際には働いています！笑

ネフローゼ