"PLLのFPGAを使用する

E

eelinker

Guest
方法は、PLLのFPGAを使用して実装するために？

 
するPLLのVerilogコードを使用して実装するということですか！あなたがなぜPLLのimplmentしたい理解焦げ茶色。のVirtex 5では、単純なPLLのインスタンスを作成し
、 それを使用します。場合は
、 すべてのドキュメントを読むには簡単だ。を念頭PLL内ているアナログ回路の内部です。私は焦げ茶色の我々のFPGAで設計できると思う。我々は必要coregen。

ありがとう。

 
やあ、
FPGAファミリの多くは
、 とのPLLまたはDCM（デジタルクロックマネージャ）に来ている。例のStratix - IIのVertix -
 
私は
、 その（DCMのような特別なユニットを）とFPGA内のPLLを実装することはできません感じている。任意のckt（デジタル間）は
、 我々供給されているクロック以上の周波数の信号を与えることができる組み合わせや連続したロジックを使用してきたのですか？あなたの研究や動作しますか？

 
SN74LS297デジタルPLLのデータシートを参照してください

FPGAベースDPLLのアプローチを提供ワイドロックレンジ
http://www.mountainengineering.com/CommsDesign/CommsDesign％20 - ％20FPGAベースの％％％20Delivers％20Wideロック％20Range.htm 20Approach 20DPLL
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
どのようなデバイスを使用している？なぜŬ PLLを実装したいですか？フム...ザイリンクスでは、u dllを生成するために/ DCMは
、 コアの世代を使用することができます。ホープ
、 このことができます。

 
引用：

どのようなデバイスを使用している
 
Ŭ必要がある内部のFPGA ....私ū任意のverilog書くことができます/ VHDLコードのそれを考えていないと、PLLを使用してcoregenを使用して...

 
何coregenですか？
それはFPGAのモデムベースのPLL実装の使用をすることが可能¥ですか？
of fpga?

どのようなFPGAの 周波数特性

とは？

ありがとう

 
私はあなたに1を書くことはできますがすべきだと思う
1 -設計のパラメータ
2は
、 デジタルに相当する（パラジウム=乗算器、LBF =型IIRのVCO =下士官）のように
、 各アナログブロックに変換
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top