PLLの凱悦プロセスについて

[calven303]

こんにちは！
私はveriloga.howeverモデルとドメイン電圧また、午前1年生のPLL内蔵の位相がdesign.iドメインモデルをモデルとSimulinkを、ドメインの電圧は、すべてのこれらのモデルは意見を私noise.inを参照していない、それが困難であるbulid。私は基本的に回路を知っているレベルのトランジスタ何が設計noise.andを前に今私がすることができますに行く？
アドバイスを私に！おかげで多くの

 

[khouly]

トップ変更レベルのシステムパラメータは、チェックのようなPLLのパフォーマンスをのICPを調整するためにuの必要性と時刻を確認セトリング、位相マージンのように

次にuが、ので、PFDと、設計を開始する回路を知ること、各ブロックをのPLL缶uは、仕様の開始ゾーンを死んで最適化することを最小限に抑えるようにuができ、また、電荷をポンプして、試して不一致を最小限に抑えることが対称VCOのノイズを多くの必要な調整と多くのデザインのチューニングに必要な手順を取得する特性とも相
次にuが性能¥と電力consumpssion速度が分圧器の設計を最適

khouly

 

[calven303]

khoulyありがとう！
私はbasicllyと完了何uが。

 

[Guest]

[No message]

 

[khouly]

、素晴らしいと良いuのための

khouly

 

[gavin168]

私が言ったkhoulyとしてなる開始実行する。

ありがとう