PLLのセルCLOCKGEN / i_pll_analog約DFTの質問がunknowのです

[horzonbluz]

iはチップレベルでDFTを実行すると、警告があります：携帯CLOCKGEN / i_pll_analogは不明である（黒箱）AVDD出力端子の機能が悪いかまたは不完全であるためです。 （TEST-451）私は、PLLライブラリをチェックして、PLLのすべてのピンは、関数のDEFINITYがありません。たとえば、次のようにセル（T018PLLGS）{面積：150423; dont_touch：true、それdont_use：true、それmap_only：true、それピン（AVDD）{方向：INOUT、静電容量：0.01;}端子（AVSS）{方向：INOUT、静電容量：0.01 ;}ピン（XIN）{方向：入力、容量：0.01;}端子（RESET）{方向：入力、容量：0.01;} iはDFT DRCチェックを実行したときに、これは衰退原因は何？

 

[sunilbudumuru]

こんにちは友人、Uは、この状況でこのメッセージが表示さigonreすることができます。これがアナログPLL（アナログブロック）が見えます。 Uがブラックボックスそれまたはツールは、その処理を行いますすることができます。さらに先に行く。よろしく、スニルBudumuru