J
john_cambridge
Guest
こんにちは、私は、設計するための新しい午前だと基本的な質問を持っていた - 設定出力周波数とPLLの、どの程度幅が減少するにつれて変化をジッタが、500 MHzまたは1 GHzの、例えば？やジッタは、以上の周波数に関係している？私はカップル仕様（0.13えと90 nm）で見ている、それはジッタ値とほぼ同じだ。これは正しいように見えるか？ありがとう、ジョン
V
vfone
Guest
RMSジッタは、平方根変動対ゲート幅[URL】http://www.ece.ucsb.edu/〜long/ece594a/Weigandt_ROjitter94.pdfの種類を[/ URLの]いる
B
biff44
Guest
私は、線幅を知らないデジタル信号に、電圧ヘッドルームが大きな要因となります。ランダムノイズは、同じままの場合は、5Vロジックファミリは、1.3 Vのロジックファミリよりもはるかに低い位相ノイズを持っているとしている！騒音問題への単純な信号を出力する。また、構造体の型は、大きな効果を持っています。 CMOSは、間質トラップ状態と、juncitonデバイスよりも多くのショットノイズを持っているとしている。
D
dick_freebird
Guest
電圧余裕が重要なものではありません。これは、エッジレートと位相検出器の線形領域の入力電圧幅です。エッジ速度がはるかに細かい幾何学プロセスで優れています。ほうがいいとは何ですか、多くのもの人々が一緒に梱包方法と密接に、オンチップの干渉を行っています。不可能大いに異なる電源に対するすべての高速遷移からレールバウンスはトレースインダクタンスをボンディングワイヤなどがあります。これは、単純なラインフィットではない。あなたは、生の周波数またはraw電圧以外のもののアナログでのパフォーマンスの改善を追いかけている場合はそれに慣れ入手してください。あなたは個々のデバイスのノイズが主な要因であることを、とても幸運なはず。あなたは、ジッタを測定することに本腰を入れる場合は、それは非常に困難10psと信頼性の高い下記をご覧楽器を取得しております。非常に'高価なスコープと仕事の多くは、あなたが測定現実というよりの限界を見ているかもしれない、すべてのノイズ源の等をあなたのベンチをきれいにする。それは保証する必要があるのATEの生産制限はだ場合は特に、それはおそらく方法のATEプラットフォームの制限すべてについてのsandbaggedです。
V
vfone
Guest
はい、誰かが周波数帯を受信するときに実際に最適な最小のノイズフロア受信機との区別を設計するときに同じの10倍、複数の要因へのRXノイズフロア（より騒々しいような場合です：送電線、ケーブルテレビ、点火、工業用、携帯電話、レーダー、天気、空/太陽）。すぐに、そんなにノイズに起因する、我々はTXパワー
の使用kWと、安っぽいレシーバを設計する必要がある
の使用kWと、安っぽいレシーバを設計する必要がある
V
vfone
Guest
はい、誰かが周波数帯を受信すると、実際に最適な最小のノイズフロア受信機との区別を設計しようとすると同じですが、何回か複数の要因へのRXノイズフロア（より騒々しいような場合です：送電線、ケーブルテレビ、点火、工業用、携帯電話、レーダー、天気、空/太陽）。すぐに、そんなにノイズに起因する、我々は、TXの利用kWの電力と、安っぽいレシーバを設計する必要がある