May 23, 2011 #1 M m_mosazadeh Guest こんにちは、すべての人が私を助けることができる？私はあなたのシステムでは32Mの、例えば約1mのRAMメモリのためのモデリングのためのrequierdされていることを知っているverilog.Butに大容量メモリをモデル化する。我々はPLIの内のRAMの要素をモデル化することができればそれは結構です。誰でも書いたりなどのPLIを見つけるために私を助けることができる？最高の願いと
こんにちは、すべての人が私を助けることができる？私はあなたのシステムでは32Mの、例えば約1mのRAMメモリのためのモデリングのためのrequierdされていることを知っているverilog.Butに大容量メモリをモデル化する。我々はPLIの内のRAMの要素をモデル化することができればそれは結構です。誰でも書いたりなどのPLIを見つけるために私を助けることができる？最高の願いと
May 23, 2011 #2 V vomit Guest [引用= m_mosazadeh]こんにちは私は、システムに32Mの、例えば約1mのRAMメモリのためのモデリングのためのrequierdされていることを知っているverilog.Butに大容量メモリをモデル化するために必要なすべての。あなたはマルチレベルの論理値の配列を作成する場合は、[/引用]あなたはより多くのメモリを必要とします。各ビットが'0'、'1'、'X'は、値を保持する必要があるため...あなたが保存されているビット当たり2ビット以上が必要です。しかし、もしあなたが、最初に整数に各32ビットワードを変換し、整数の配列として保存すると、多くのメモリを効率的に取得します（そして、もちろん、'X'の機能が失われる）。それは私がVHDLでの仕事だ、私はVerilogのはそれほど変わらないだろうと想像することはできません。
[引用= m_mosazadeh]こんにちは私は、システムに32Mの、例えば約1mのRAMメモリのためのモデリングのためのrequierdされていることを知っているverilog.Butに大容量メモリをモデル化するために必要なすべての。あなたはマルチレベルの論理値の配列を作成する場合は、[/引用]あなたはより多くのメモリを必要とします。各ビットが'0'、'1'、'X'は、値を保持する必要があるため...あなたが保存されているビット当たり2ビット以上が必要です。しかし、もしあなたが、最初に整数に各32ビットワードを変換し、整数の配列として保存すると、多くのメモリを効率的に取得します（そして、もちろん、'X'の機能が失われる）。それは私がVHDLでの仕事だ、私はVerilogのはそれほど変わらないだろうと想像することはできません。
May 23, 2011 #3 W weilijun Guest "VerilogのPLIのハンドブック：Verilogのプログラミング言語のインターフェイス上でのユーザーズガイドおよび包括的なリファレンス"（工学、コンピュータサイエンスのKluwerの国際シリーズ、ボリューム666） - スチュアートサザーランドが、ハードカバー（評価する）
"VerilogのPLIのハンドブック：Verilogのプログラミング言語のインターフェイス上でのユーザーズガイドおよび包括的なリファレンス"（工学、コンピュータサイエンスのKluwerの国際シリーズ、ボリューム666） - スチュアートサザーランドが、ハードカバー（評価する）
