NMOSの基板の接続

[petros85]

こんにちはすべて。私は、エラーのDRCがラントをに：

ウェルまたはTWELL Pのp のピックアップ間隔（インサイド最寄マキシマムnは 普及を）20umです

私はデバイスを知っ周りのリングをガードこれはですタップ追加または解決した。問題は大きさが非常にしているデバイスの1つ私はエラーを取得するこの。サイズ取得エラーをマーキング以外の方法でこれを回避する内部中央の領域をしています。）が必要タップ20umからもデバイス（離れているさらにNMOSをだから私は連絡先を物質がどのようにも近くpsubの私は置いてください。（それは重心ライン共通の1つである差分ペアで、私が作ってみましたが、それはできるだけ正方形）

また、私はプロセスをumc18nmの午前使用して、私はリングをガードすることができます作成することが自動的に。それが設定されているガードはテンプレートの輪。だから私は、手動でデバイスの周りの連絡先を配置psubの。デバイスでは私の小さいそれはうまく働いた。リングの作成をガード自動設定任意のアドバイスどのように？

 

[Guest]

[No message]