"MOSCAP @ナノメートルのプロセス

[simonkuo]

親愛なるすべての
ナノメータプロセスでは、MOSゲートリーク電流も
、 私はコンデンサとして使用することができない大きなされます。
いない誰もが良いアイデアは
、 問題を解決するために？
私は
、 コンデンサとしてのMOSを使用するか
、 コンデンサの技術拡大を使用している。
誰もが"コンデンサ"のテクニックを拡大した調査ですか？

 

[huanchou]

は
、 回路を設計したいですか？
PLLを、レギュレータ、または？
厚い酸化物デバイスを使用してください。

 

[simonkuo]

私は事前のCMOSプロセスでは、PLLを設計するが、リーク電流の問題をDUTのは、薄い酸化物デバイスで設計するのは難しいが欲しい。
私は、設計するための厚い酸化物、ミームやフリンジCAPを使用することはできません面積制限があります。
いない誰もが良いアイデアがありますか？

 

[ericzhang]

あなたは
、 バラクタキャップPLLループフィルタキャップとしてnwellで（NMOSの）を使用することができます。

BR

エリック
1月4日

 

[Guest]

[No message]

 

[simonkuo]

Ericに感謝！
nwellで、NMOSトランジスタは
、 ゲートリークの問題があります。
薄い酸化物デバイスをシミュレートするモデルがないのと同じ問題とスパイスのモデルがあります。

 

[xuel]

厚い酸化物バラクタ
、 またはデバイスを使用する