P
Pti_Biscuit22
Guest
皆さん、こんにちは！ここに私の問題は、次のとおりです。私は2つのSRAMブロックとグルー·ロジックを含むストレージユニットのVHDL記述を検証しようとしている。 SRAMモデル（0.13μmの技術）は、特定のライブラリを介してはSTマイクロエレクトロニクスのベンダーによって提供されています。単位はシノプシスのDesign Compiler の2007.03で合成されています。実際には、Verilogネットリストを生成し、がある。sdf ファイル（V 2.1）。その後、私は ModelSimのの6.3グラムが、エラーリストバックアノテーションのステップ（VSIMアプローチ - SDF-3261）中に発生すると合成後のシミュレーションを起動します。より正確には、ModelSimのエンジンは、Verilogネットリスト内のがある。sdf ファイルとSRAMの実体宣言内のSRAMのタイミングを関連付けることができないと思われます。エラーのみグルー·ロジック用のSRAMブロックとしないために発生します。私はこの問題を解決する方法を知らない！あなたの助けをどうもありがとう。