R
ramzitligue
Guest
こんにちは、私はこのプログラムを書き、私は、ModelSimでシミュレーションを行っているが、それがうまくいかなかった：ライブラリのIEEE;使用のieee.std_logic_1164.ALL使用機会のieee.numeric_std.ALL使用機会のieee.std_logic_arith.all使用機会がieee.std_logic_unsigned。すべて、実体の応答は、ポート（：;：std_logicで; dataout0：datainn0トライステートのクロックトライステート出力）であるエンドの応答、応答のアーキテクチャの応答が開始する（クロック）プロセスを開始です（clock'eventとクロック= '1'）し場合datainn0 = '1'しdataout0場合