Jul 24, 2011 #1 M Mkanimozhi Guest こんにちは、私はkanimozhi.mに関して私たちのビヘイビアモデルに適しているムーアとVHDLまたはVerilogおよびステートマシンのどのタイプを使用して当たり障りのステートマシンの両方のためのシンプルな状態の例を必要とする
こんにちは、私はkanimozhi.mに関して私たちのビヘイビアモデルに適しているムーアとVHDLまたはVerilogおよびステートマシンのどのタイプを使用して当たり障りのステートマシンの両方のためのシンプルな状態の例を必要とする
Jul 24, 2011 #2 P pini_1 Guest それはVerilogおよびフリーのverilogシミュレータを見ることを関心を持っている可能性を使用してステートマシンをデバッグすることになるとします： http://bknpk.no-ip.biz/MiscellaneousHW/MiscellaneousHW_fr.html 状態の表示"を探してASCIIとマシンのデータ。" Verilogのステートマシンの例は、で私の自由なSDIOのプロジェクトから、例えば、撮影することができますhttp://bknpk.no-ip.biz/SDIO/doc_1.html コードのダウンロードを探して：SDIOスレーブコード。 でVCD波ポストとプリシミュレーション処理などもシミュレーションのユーティリティなど、多くのVHDLおよびVerilog http://bknpk.no-ip.biz/
それはVerilogおよびフリーのverilogシミュレータを見ることを関心を持っている可能性を使用してステートマシンをデバッグすることになるとします： http://bknpk.no-ip.biz/MiscellaneousHW/MiscellaneousHW_fr.html 状態の表示"を探してASCIIとマシンのデータ。" Verilogのステートマシンの例は、で私の自由なSDIOのプロジェクトから、例えば、撮影することができますhttp://bknpk.no-ip.biz/SDIO/doc_1.html コードのダウンロードを探して：SDIOスレーブコード。 でVCD波ポストとプリシミュレーション処理などもシミュレーションのユーティリティなど、多くのVHDLおよびVerilog http://bknpk.no-ip.biz/
