MACブロックを設計する問題

[jbs87]

私は、ザイリンクスCoolRunner 2 CPLDでのVerilogのMACブロックを実装しようとしています。私は、入力の4セットを切り替えるには、ボード上の2つのスイッチを使用してください。モジュールLCD（BCD、LEDは、ssegsel、EN、明確な、clear_value、CLK、出力、OUT1、A1）、入力[3:0] BCD、出力[午前1時07分] LEDは、出力[3:0] ssegsel、REG [午前1時07分] LEDは、ワイヤー[3:0] ssegsel、入力A1、EN、明確な、clear_value、CLK、出力から、OUT1、REG [31:0]出力、OUT1にワイヤー[15:0] A、B、 clear_value、ワイヤー[1:0] A1、（A1 ==常時2'b00）が出始める場合

 

[dcreddy1980]

あなたは"out"を初期化されていません。これは、私たちは、最初の文のビヘイビアモデルであるまたは"out"を初期化するリセット信号を使用する場合。これはあなたの問題を解決する必要があります

 

[jbs87]

私は、ザイリンクスCoolRunner 2 CPLDでのVerilogのMACブロックを実装しようとしています。私は、入力の4セットを切り替えるには、ボード上の2つのスイッチを使用してください。モジュールLCD（BCD、LEDは、ssegsel、EN、明確な、clear_value、CLK、出力、OUT1、A1）、入力[3:0] BCD、出力[午前1時07分] LEDは、出力[3:0] ssegsel、REG [午前1時07分] LEDは、ワイヤー[3:0] ssegsel、入力A1、EN、明確な、clear_value、CLK、出力から、OUT1、REG [31:0]出力、OUT1にワイヤー[15:0] A、B、 clear_value、ワイヤー[1:0] A1、（A1 ==常時2'b00）が出始める場合

 

[dcreddy1980]

あなたは"out"を初期化されていません。これは、私たちは、最初の文のビヘイビアモデルであるまたは"out"を初期化するリセット信号を使用する場合。これはあなたの問題を解決する必要があります