"LVDSのTx 1.8V電源- tfallとtrise問題で

[haribabu]

やあ、
私は1.8V電源電圧でLVDSのTxを設計しています。以来
、 ヘッドの上部電流源の利用可能¥電圧の低電圧では、iを使用する通常のカレントミラーの下部にトップとカスコード電流ミラーは以下です。この問題は
、 今
、 私の立上り時間清午前ですすること速く立ち下がり時間よりも
、 これらの2つの値はほぼ30日までに
、 その絶対値の40％に異なります。たとえば
、 私のtrise 60psその後
、 私のtfall 100ps以下の周りです。誰?????????この問題を避けるためにいくつかの良い解決策を提示することはできます

 

[AdvaRes]

haribabu書き込み：

やあ、

私は1.8V電源電圧でLVDSのTxを設計しています。以来、ヘッドの上部電流源の利用可能¥電圧の低電圧では、iを使用する通常のカレントミラーの下部にトップとカスコード電流ミラーは以下です。
この問題は、今、私の立上り時間清午前ですすること速く立ち下がり時間よりも、これらの2つの値はほぼ30日までに、その絶対値の40％に異なります。たとえば、私のtrise 60psその後、私のtfall 100ps以下の周りです。
誰?????????この問題を避けるためにいくつかの良い解決策を提示することはできます

 

[Guest]

[No message]

 

[haribabu]

やあ、
は
、 クロックのパルス幅が等しいか！！

 

[bharatsmile2007]

やあ、

Ŭ PLSの私に説明してもらえますか"共通のモード"のLVDSでvlotageオフセットですか？

ありがとう

 

[haribabu]

コモンモードオフセット電圧がその典型的な値からは
、 共通モード電圧（すなわち、1.25の訂正）偏差です
。

 

[stuck_adc]

現在のチェック？（ソ¥ースおよびシンク）に等しくなります。

 

[haribabu]

私はそれをチェック..彼らはほとんど等しくなります。その..との間のI cは100uAを差

 

[stuck_adc]

それprelayoutまたはpostlayoutです。
場合postlayout後
、 スイッチおよびシンク電流をノード間での寄生キャップ存在する/ソ¥ースを確認します。
場合prelayoutのすべてのスイッチの動作領域を確認してその土余白。