LVDSとのS - LVDSの間の違いは？

B

bharatsmile2007

Guest
こんにちはすべて、いずれかの私にLVDSおよびサブ- LVDSの違いを教えてもらえますか？ plsは、任意のドキュメントをアップロードする..がある場合は...ありがとう
 
私は正しい理解していればSubLVDSは、0.9 Vのコモンモードを低い電圧を意味します。あなたはインターネットでの文書の多くを見つけることができます。
 
ありがとう...构造FVM ..私は、ネット..が、運を検索している.... uがあればサブ- LVDSの書類を持って... plsは、それらをアップロード...おかげで再び...
 
フォローアップはTIA / EIAの光合成 - 4584それぞれのIEEE Std 1596にspecがあるはずですが、私はまだそれを見ていない。しかし、あなたが言ったの操作パラメータを言及する文書の多くを見つけることができます。私はそれにさらに行っていない、原因SubLVDSはまだ興味のある私の専門分野を超えています。
 
情報をお寄せいただきありがとうございます...构造FVM ...私は仕様を検索します...
 
SLVSは、あなたが探しているものです。これは、チップ間ではなく、interboardのコムは、Nokiaによるものであった。それは二重の電源電圧を変化させるとソース終端抵抗を考慮も撮影されている場合理論上の最小の消費電力を持っているだけで拡大縮小可能、終端されています。コモンモード除去比はLVDSよりも低くなっています。 / 9GBのとほぼすべてのFPGAを使用するベンダー固有のSLVS交流秒[サイズ= 2] JEDECは最近GLVDSの同じ属性の一部を持つ別の標準的な作業を完了しています。それは（基づいて策定- 13）"400 mVのスケーラブル低電圧信号"の略で、2001年10月に公開されていましたSLVSとして知られています。このインターフェイスは、グランドに終端されており、ドライバとレシーバの2つのオプションがあります。レシーバは、シングルエンドまたは差動することができ、ドライバは、ポイントツーポイントまたはマルチドロップアプリケーションのためのいずれかです。データレートは1から3 Gbpsの範囲内にある唯一の30センチメートル以上の非常に短い距離で。これは、高速チップ間接続するインターフェイスを制限されています。 400 mVの振幅とグランドを参照するために、電源レールはわずか0.8 Vはであるこのようにインターフェイスは、サブミクロンのASICチップ[/サイズ] [URLを] www.jedec.org/download/に記載の低電圧コアと互換性がありますsearch/JESD8-13.pdfの[/ URLの]
 
標準に指摘していただき、ありがとうございます。私は私の以前の検索から理解されるように、おそらく、SLVS - 400の横にあるのサブのLVDS のレベルの仕様のベンダー固有の他のがあります。
 
あなたが探しているものを見つけるか？を聞かせていない場合は私が知っている。最近、私はサブLVDSを設計
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top