LNAの1dB圧縮ポイントを改善する方法は？

W

wizardyhnr

Guest
最近私は、SiGe BiCMOSプロセスで3つのステージのLNAを設計しています。私は、LNAの第三段階のための10dBmの以上の出力1dB圧縮ポイントを求めています。私は収集電流Ic 12ミリアンペアを設定して、まだ私は性能指数よりも低い8.5dBmの1dB圧縮ポイントを、獲得している。誰かがこのLNAの1dB圧縮ポイントを改善する方法について何かアドバイスはありますか？
 
これがあなたのための実現可能かどうか私は知らないが、最後のステージでは、ハイブリッドカプラ（90 °）を介して入力信号を送ることができると並行して2出力の段階を置く。これは、1dBのポイント〜3dB高いを行います。 O / Pつの段階（注）は50オームで終端し、そのカプラの未使用の入力が作成されま！そしてあなたが見て可能性があともう一つ：O / Pステージが完了する前にステージ1またはステージ2は、圧縮されているかどうかを確認！あなたが- 1dB点は、ステージ1またはステージ2と出力されないことが原因である可能性があります。乾杯
 
おかげで、私は第1および第2段階が圧縮されていないことを確認しました。カプラを使用すると、少し複雑かもしれません。私はしようとします
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top