ISE WebPACKは11.1構文の問題

[cyboman]

私は私がテストベンチとして使用しています非常に簡単なコードを持っているしかし、私はその構文をチェックすると（ISE WebPACKは11.1それをチェックするためのオプションがあります）私はエラーが出る：ERROR：HDLCompiler：44 - 57行目：私ではありません定数[コード]の整数i、初期CLK = 0を始める。= 1をリセットします。＃20; / /正しいコードを入力;ます。for（i = 9;私> = 0; I = I - 2）= 0にリセットBTNを開始= correct_code [I：I-1]; / /

 

[shitansh]

私はわからないが、この1ワイヤーを試してみてください[4:0] J;割り当てるJ = I、BTN = correct_code [J：J-1]; / /

 

[cyboman]

[引用= shitansh]私はわからないが、この1ワイヤーを試してみてください[4:0] J;割り当てるJ = I、BTN = correct_code [J：J-1]; / /

 

[devas]

こんにちは、します。for（i = 9;私> = 0; I = I - 2）を開始/ / BTN = correct_code [I：I-1]; / /

 

[cyboman]

[引用=デーヴァ]こんにちは、します。for（i = 9;私> = 0; I = I - 2）を開始/ / BTN = correct_code [I：I-1]; / /

 

[devas]

こんにちは、あなたは範囲ではなく、個々のビットを割り当てることができます。 [：J-1 j]のような定数式が必要であり、例えば、[1:0]ではなく、 "変数"の範囲を割り当てます。これは、Verilogのルールです。四天王