IEEE754単精度浮動小数点の追加.......

[watabe112]

誰も私を助けることができる.....方法をIEEE754浮動小数点を.....追加するには私が意味....まず、私は必要な追加して...それから分割....私はそれを記述する必要が見つける必要がある.....誰も私を助けることができるverilogで....:|

 

[vipinlal]

オープンコアズ2つまたは3つの浮動小数点加算器のコードがあります。ダウンロードはそれらとコードを確認してください。それはあなたのコーディングについての考えを与える。

 

[TrickyDicky]

アルテラは、浮動小数点IPコアの完全なリストを持っています。 quartusのメガウィザードでそれらを表示して下さい。

 

[watabe112]

こんにちは皆は......誰も私を確認することができます.....私のプログラムは、右?.....私は、IEEE754単精度数を追加する必要があるかどうか....... ...............................................コード.. .................................................. .......................... modaddモジュール（レッグ入力CLK、入力[31:0]は、入力[31:0] bは、出力[31:0] r）は、ワイヤのsa;線[7:0] Eaは、ワイヤする[22:0]ファ;割り当てる寺= [31]は、割り当てる個=一[30:23];割り当てるファ=一[22:0]を、ワイヤsbは、ワイヤ[7:0]理事会;線[22:0] fbは、sbを割り当てる= bの[31]は、理事会= bは[30:23]を割り当てる。fbを割り当てる= bの[22:0]; / *をステージ1。 *ソート指数に応じて番号を示します。 *最大の指数部を持つ数値になります。減算の場合には*を否定bを出力します。 * / sa1をレッグ;レジスタSB1の;レジスタ[7:0] ESの; [22:0] fracSレジスタ;レジスタ[7:0]高架[は22:0] fracLレジスタは常に@は（posedge clkが）（もし個を開始>のeb）がsa1を開始

 

[vipinlal]

手動計算をして、中間出力が失敗しているかを調べる。例のチェックにstage1やstage2またはstage3の後の中間出力が間違っているかどうか..ここで、あなたが実際に数字のfract部品を追加するには？私は、コード内でそれを参照してくださいdont。

 

[watabe112]

ごめんなさい....私は一部が..... uは....どのようにコードをverilogで1.100000を表すために..... uは私の例を与えることができる私を伝えることができることを忘れて......

 

[vipinlal]

値= 1100000;これは動作するはずです[7:0]の値を。reg。ちょうど小数点の位置を念頭に置いてください。私は、私はカントあなたに正確なコードスニペットを与えると、そのVerilogと得意ではない。

 

[watabe112]

uは1.010101を私にどのようにコーディングするの例を与えることができる...........どのように先頭のビットを追加するには（1）Verilogで.......