"ic5141レイアウト通常XL:""問題は

M

mixaloybas

Guest
みなさんこんにちは!

私は、"巨匠のレイアウトのXL"コマンドが不完全なネットを見るのは奇妙な現象に気づいたしている。
このコマンドは
、 私のVdd_mycelとgnd_mycelネット接続していないを示していますただし、LVSの一致するレポートです!他のすべてのネットのように正しく接続して表¥示されます。
私はそれが問題は私の力とは
、 セルの地上網ではランダムではないと考えています。しかし、私は、subとnwellの連絡先を使用している。(私は
、 トリプルやプロセスで動作します)。
私がVdd_mycelピンへ移動私のレイアウトは、関連付けられてフライライン"arroundの手順で"次は、特定の場所にスナップすなわち。いくつかのこれらの場所で明らかに私の力をネットに接続するためのものではありません。たとえば
、 それが一部のPMOSのゲートへのゲート(中央)に接続する必要がありますが、これは間違っています。

一度LVSはきれいです私はそこに何の問題であるべきだと思います。私はこのことを確認し、必要なら
、 誰かが""問題は
、 彼らはそれにいくつかの光を当てることが私に感謝と
、 不完全なネット番組について何か知っている。

事前に、ありがとうございます
mixaloybas

 

Welcome to EDABoard.com

Sponsor

Back
Top