Jun 22, 2010 #1 B bob_lv Guest 中心周波数。VCOのは、1.8Gので、シンセサイザーのフラクショナルPLL周波数、8 / 9 16/17プリスケーラは、どちらの選択が良い？（Frefが使用されます26MHzの、16/17ですプリスケーラは、Fref）が4分割されて。
中心周波数。VCOのは、1.8Gので、シンセサイザーのフラクショナルPLL周波数、8 / 9 16/17プリスケーラは、どちらの選択が良い？（Frefが使用されます26MHzの、16/17ですプリスケーラは、Fref）が4分割されて。
Jun 22, 2010 #3 B bob_lv Guest 誰も私を手伝ってくれる？ また、別の質問です。どのようにプリスケーラ後仕切りを（P_counterとS_counter）設計するには？私はVerilogの手段をコードでそれを設計または？また、カウンタは非同期です同期または？
誰も私を手伝ってくれる？ また、別の質問です。どのようにプリスケーラ後仕切りを（P_counterとS_counter）設計するには？私はVerilogの手段をコードでそれを設計または？また、カウンタは非同期です同期または？
