F
fidjouss100
Guest
私は)私の最近の卒業(電気工学。私がデザインしたチップセットの会社とチップ設計までのインタビューが来る。インタビューは、検証ソ¥フトウェアが含まVerilogおよび。私は学校での言語を持っていない、またはHDLのVerilogの撮影です。私は本をのが過ごした数週間サミール見直しや読書。
れているプロセスはどのように検証行わ特に関与タイミングがあるときは、私にするよう話は短く、私が説明して誰かが希望に感謝している場合も非常に。とどのようなチップセットをしないでください。
どのような質問のような期待私は?
問題はこのヘルプでどうぞがサイトをお勧めいくつか。
あなたのおかげですべての
れているプロセスはどのように検証行わ特に関与タイミングがあるときは、私にするよう話は短く、私が説明して誰かが希望に感謝している場合も非常に。とどのようなチップセットをしないでください。
どのような質問のような期待私は?
問題はこのヘルプでどうぞがサイトをお勧めいくつか。
あなたのおかげですべての