C
crouch
Guest
私はシリアルポートcontrollorを設計していたので、私はいくつかのペリフェラル·レジスタを維持します。私はHDLでペリフェラル·レジスタを表現する方法のだろうか。主にcontrollorは、3つのモジュールに分かれています。CPUインタフェース、レシーバおよびトランスミッタのレジスタは、それらが書かれている方法によって三種類に分類することができます。 1：CPUのみ2で書かれたのみ：レシーバ/トランスミッタ3で書かれた：第1タイプのCPUとレシーバ/トランスミッタの両方で書かれた、私は、CPUインタフェース、それを実現するためのモジュールとタイプのsimiliarな方法でverilog'reg "を使用することができます：モジュールreg_abit（入力CLK、入力[7:0] data_cpu、入力[7;が、タイプ3のために、私は以下のように小さなabitratorモジュールを作成しなければならないと思います（リセットロジックが省略されています）REG [7:0]レジスタ3 2 0] data_tran、入力wr_cpu、入力wr_tran、）常に@（posedge CLK）の場合（〜wr_cpu）レジスタ3