GDS IIへのASIC設計のRTL

  • Thread starter venkatreddydec30
  • Start date
V

venkatreddydec30

Guest
みなさんこんにちは!私はASICのプロジェクトをやって、私は、RTLコーディングしているとMGCのツールを使用してネットリストを合成してしまった。今私は、MMI SUEとMAXを持っている。私はMMIは 'ediftosue'と 'verilog_to_sue'スクリプトを持っているにもかかわらず、これらの2をインタフェースの難しさに直面しています。 ASICフロー内の各ステップ(例と良い)とフローの各段階で様々な代替手段(ツール)を説明するいくつかのソースがあります。いくつかのいずれかは、私はVenkatよろしく役立つ場合、私は非常に感謝されます
 
いいえ、私はこれを解決するのに役立つことができる人にないのはなぜですか??
 

Welcome to EDABoard.com

Sponsor

Back
Top