FPGAデザインのEDIFファイルの目的

S

shaiko

Guest
FPGAデザインのEDIFファイルの目的は何ですか？
 
EDIFファイルは、合成ツールによって生成されたベンダー中立のPNRのネットリストファイル（Synplify Proソフトウェアのような）であり、所望のロジックを実装する別のFPGAリソースの接続に関するすべての情報が含まれています。場所＆放蕩者ツールは、物理制約ファイル（IOピン＆タイミング制約に関する情報を含む）に加えて、このファイルを取得および[Place＆Routeありません。次のリンクの情報は、さらにあなたの疑問を明確にされます。おかげで、FPGA
 
だから...については、このファイルの情報が格納さ FPGAのリソースを接続する方法。正確なリソースが使用するノートを別のファイルがありますか？
 
EDIFファイル自体は合成後のリソースだけでなく、その接続（単純に技術のビューに表示されるもの）に関する情報が含まれています。特定のFPGAで利用可能な正確なリソースの定義は、合成ツールでコンポーネントライブラリを介して提供されます。
 
だから... EDIFファイルには、クローズドソースのIPコアを使用するために必要なすべてのですか？
 
はい..ある程度それEDIFファイルのフォーマットは独立したベンダーであるが、合成ツールはそれを作成するために、そのFPGAのコンポーネントライブラリを使用しています。でもあるため、特定のFPGAに固有のかもしれません
 
fpgadsgnrするには、アクテルのデバイスとのLibero IDEの経験をお持ちですか？
 
Shaiko、私は主に大きな違いを作るべきではない別のFPGAに取り組んで、ザイリンクスデバイスに取り組んできました。私はまた、彼らは有用であるかどうかを確認し、 http://learnfpga.blogspot.in/2012/06/coding-styles-for-different-ram_30.html を上のFPGAおよび関連するチュートリアルを書いています。また、将来的にさらに追加することができます。おかげで、Fpgadsgnr
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top