Jul 14, 2011 #2 F FvM Guest あなたはどのような種類のPLL意図されていますか？ほとんどのFPGAは、クロック合成用PLLを捧げている。これらは通常、最大0.5または1 GHzの、純粋な、低ジッタのクロックを生成するアナログPLLです。 ADPLL（全デジタルPLL）は、主にロジックによって制約され、速度と生成されたクロックの許容ジッタを登録、システムクロックでサンプリングされた離散時間クロックです。最大で数100 MHzのサンプリング周波数は、今日のFPGAで可能です。
あなたはどのような種類のPLL意図されていますか？ほとんどのFPGAは、クロック合成用PLLを捧げている。これらは通常、最大0.5または1 GHzの、純粋な、低ジッタのクロックを生成するアナログPLLです。 ADPLL（全デジタルPLL）は、主にロジックによって制約され、速度と生成されたクロックの許容ジッタを登録、システムクロックでサンプリングされた離散時間クロックです。最大で数100 MHzのサンプリング周波数は、今日のFPGAで可能です。
