FPGAの "条件"プルアップ抵抗またはプルダウン抵抗

[shaiko]

それは、内部​​プルアップ抵抗またはプルダウンし、それらを特定の論理条件が満たされる場合にのみ、設定（または消える）表示されるように使用することは可能ですか？

 

[barry]

私はあなたのことを行うことができないと思う、私は抵抗がビットファイルにハードコードされたと信じています。 [COLOR = "銀"] ---更新--- [/COLOR]私はあなたがそれを行うことができるとは思わない、私は抵抗がビットファイルにハードコーディングであると信じています。

 

[syedshan]

はい私の知る限りでは同様に知っているように、彼らは、ビットのファイルにハードコーディングされていますが、検索、私は次のリンクを発見しながら、あなたはこれでいくつかの助けを得るかもしれないかもしれませんここで、次のコードを見つけて、それを読んで、私はちょうどそれto垣間見ることがわからないけど、私はあなたがそれに条件を設定することにより、TMP変数を使用して抵抗値を変更することができますね...！エンドコンポーネント; COMPONENT IBUFポート（I：std_loigc IN、O：トライステート出力）;エンドコンポーネント、信号TMP、core_in：pulup_exの[コード]アーキテクチャstrには、コンポーネントプルPORT（トライステートOUT O）であるトライステート、tmpを、BEGIN

 

[TonyM]

**あなたのFPGA / CPLDがダウンし、低電流*へのプログラマブル出力ドライブ強度を持っている場合おおよその制御pull-up/pull-down/none回路は、*あなたとあなたのFPGA / CPLDは、余分を無駄にすることができますいくつかのFPGA / CPLDを使用すると、することができますI / Oたとえば、現在、ザイリンクスのSpartan-3のピンは2mAまでダウンして現在のドライブにプログラムすることができます。私は他のデバイスは、低ロットに下がると思いますが、それは唯一のメモリーからだ...次に、あなたのINPUT端子機能のためにVHDLでこれを行うことができます：あなたのエンティティのピンとして宣言します。iopin：inoutのトライステート; iopin_in