FPGAのためのDFT

[rogger123]

こんにちは、それは、FPGAベースの設計のためのDFTを持つことが可能となります。私は実際にスキャンチェーンを持っている意味？

 

[eda_wiz]

DFTロジックは、ウェーハの汚染に起因するmanfacturing /製造エラー、ドーピングのばらつき、シリコンのショート/オープンなどのチップをテストするために使用されます... FPGAがすでにmanfuacturedとテストされているので、、、DFTロジックは、FPGAデザインで必要とされていません。

 

[videohu]

私はあなたの設計した回路をテストするためにFPGAにDFT回路を挿入することができると思います。 FPGAで本質的にJTAG回路はFPGAをテストし、デバッグ目的のためにするために使用されます。

 

[eda_wiz]

[引用= videohu]私はあなたの設計した回路をテストするためにFPGAにDFT回路を挿入することができると思う。 JTAG回路は本質的にFPGAのFPGAとデバッグの目的のためにテストするために使用されます。[/引用]何のためのテスト？ uは回路内の異なるノードで機能するための回路をチェックするつもりもどう.. uは、ソフトウェアツールを（ザイリンクスのChipScope Proなど）を使用して、より良いことが行うことができます。 OKは、とにかくuがuはそれをテストする方法病気FPGAロジックにスキャンチェーンを挿入するとします...（数百万ドルのコストATESは、ATPGのパターンをポンピングし、ASICのテストの包み結果を分析する）uはこのプロセスを手動で実行する予定がある場合... ..私はそれを非常に非常に困難になると思います

 

[andromeda]

アイデアは、FPGAプロトタイピングのためbackanotatedネットリストを（スキャンチェーンの挿入後に）使用する場合は、あなたが有名なフォスター - ベ書籍を見つけることを試みることができる、彼らはこの問題をカバーしています。私の視点から、この中のいくつかの利点は、FPGAのRTLを使用する代わりにある（実際にはすべての通行料の変更、ECOは後のチップに入って設計のテストのような、...).しかし、DIS - advantegesは、あなたがbackanotationのスクリプトを開発するために必要な、FPGAの面積使用率ではなく、純粋なRTLからFPGAターゲットのライブラリを持つASICライブラリの交換のために悪くなることがあります...もちろん、FPGAはテスト済みであり、あなたはそれで機能的な目的のためにscanchainは必要ありません。しかし、あなたがバックanotatedネットでaprouchを使用するのであれば、フロントエンドおよびバックエンドのフローのポストかどうかを確認、すべての変換にFPGA上のATPGテストを実行できます。