FPGAのためのターボコードSOVA - VHDLが必要なコードのソース

[jamelfire]

こんにちは私はFPGA、ターボデコーダSOVA（軟出力ビタビアルゴリズム）におけるターボ符号implimentingしていますすべてのボディ：2 decodeur SOVAの符号化率= 1 / 3のコードジェネレータg = [111101] => K = 3、N = 2の状態の数4 。ターボまたはドキュメントのいくつかのあなたがHVコードソースVHDL場合、私は、いくつかの助けが必要？私は感謝PLZになる、私は本当にあなたの助けを必要とする[色=青] [/色] [/IMG]

 

[Naresh224]

こんにちは、私はnarehさえ私は、自分が本当にウル助けを必要とするターボ復号器のVerilogコードを必要とするターボ符号化で私のプロジェクトをやっているしています。 PLZ応答......:叫び：これは私のメールです[メール] naresh224@gmail.com [/メール]