"FETの設計問題

G

Guest

Guest
こんにちはすべて、

私は
、 コンデンサの容量を確認するためのデザインの仕事だけど...とここでの作業設計では
、 私は前にいくつかの時間が使用されて...

しかし
、 今私の新しいプロジェクトを2コンデンサを確認する必要があります。私はPICは、2コンパレータが変更できると思います。しかし
、 私の後に3または4のコンデンサを確認する必要があるなどのための規定をさらに
、 いくつかの柔軟性を残してください。だから私は
、 次のアイデアを出している:

スイッチとしてFETを使用して
、 チェックするポートに時間が少なくとも1つのコンデンサを接続する... ...してくださいを参照して2番目の図。今、私の疑問は
、 この動作しますか?

おかげで
、 最高について。

 
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 
場合は、C 接続正電圧( 5 V電源、など)が十¥分に高くするようにFETをオフにすることができます接続されてこの作業をすることができます。測定システムを容認することはできますか?

ていない場合は、実際にリレーを使用できますか?それらはあなたがどのような測定システムを使用できるようになる。

 
こんにちは、

は、C 5 VにGP5によって駆動されるピン()プロセスを充電して0VのときGP5低(放電処理するために駆動される)。AN1、常に入力モードで...

さて私は何をしてはを参照してくれた...ので
、 私はとにかくリレーが必要と推測します。

そして
、 私は非常にFETで快適ではない参照してください...はどうすればスイッチとして、アンプ等.. FETを使用することについてのチュートリアル私のGoogle検索利回りインテリアの図にはいくつかのチュートリアル/構¥造のFETなどが、私がいくつかの設計例である必要があります...

ありがとう。

 
ここでは
、 典型的なFETスイッチです。ときは
、 バイポーラをオンにすると、 5 Vのダイオードのカソ¥ードにはダイオードをオフが適用されています。FETは信号の上に通過することができますR1のショーツは、G、SはFETのようになります。バイポーラオフにすると、FETのゲートにプルアップされ、12Vおよびこれは、FETは、信号ができないそれを通過する強制的にオフされます。

場合は
、 バイポーラにされているスイッチを確認するには正常に動作は、入力電圧範囲の制限:は、FETに滞在する必要があります。そのため
、 最大入力電圧が5.6Vのです。何も高いし
、 ゲートソ¥ースへの負の表¥示され、FETがオフに開始されます。また、FETの場合
、 バイポーラオフになってオフに滞在する必要があります。つまり
、 入力電圧のように、FETがオンにすることができますマイナスになることはできません。4393が、約- 3Vのターンオフ電圧を持って
、 他のFETの電圧を持つことができます- 10Vです。そこで、FETを保証するためにオフに滞在、ソ¥ース未満-12は 3 V =- 9Vに2N4393、またはより低い- 6Vの2N4392のために行くことはできません。そのため
、 入力電圧が約 / - 5Vの間で何の問題なしに変わることができます。
申¥し訳ありませんが、あなたがこの添付ファイルを表¥示するためにログインが必要です

 

Welcome to EDABoard.com

Sponsor

Back
Top