EDAツールで抽出することができるデバイスのタイプ

[baiwujushi]

私はICFBプラットフォーム上でLVSを実行するときにデバイスのタイプは、EDAツールによって抽出することができますか？ R. C、MOSですか。

 

[dick_freebird]

あなたが適切にルールを書けば、何かを抽出することができます。デバイスとの接続の認識がファウンドリ（層）固有のルールによって制御されます。あなたがテンプレート＆アプリケーションノートを見つけるかもしれないけれども私は、Cadence社のツールは、この情報そのものが含まれていることを期待しないでください。ルールは、ファウンドリPDKに出席でしょう。

 

[baiwujushi]

BiCMOSプロセスを1高電圧/高電力チップに：しかし、私は、EDAツールは、ルールのこれらの種類をサポートしているかどうかを多くの感謝をオーダーコードしています。高電圧の金属線には2つのNWELL、寄生NMOS 2を作成してオーバーラップ。低電圧ポリゲート二つPウェルと重なる、再びジェリーを寄生PMOSの感謝を作成する

 

[erikl]

[引用= baiwujushi] ... BiCMOSプロセスを1高電圧/高電力チップに：私は、EDAツールは、ルールのこれらの種類をサポートしているかどうかをオーダーコードしています。高電圧の金属線には2つのNWELL、寄生NMOS 2を作成してオーバーラップ。低電圧ポリゲートは2つのPウェル、寄生PMOSを作成する[/引用]を重なって、私はそのような寄生容量が抽出されるとは思わない。しかし、ない。 2。アクティブエリア（低電圧ポリのゲートに必要な）に隣接する、または2 pwellsを横切るが確実に許可されていない：DRC違反のメッセージが表示される前に、おそらく発見されているでしょう。

 

[dick_freebird]

あなたがHVMET層またはマーカーがあったとすると、ルールは古いメタルゲートMOS抽出ルールのようになります。トリックはそのHVMET規律を強制するのだろう。私は短期のチェックを容易にするために、別のvddmetを使用されるプロセス、vssmet層で働いてきた。私はツールが可能であると信じて、それはあなたが開発しなければならない論理的な表現（そしておそらく、現在のところ存在しない補助層）である。

 

[rfsystem]

整形長方形につながるすべての論理層の組み合わせは、デバイスである可能性があります。論理層の組み合わせは、デバイス用に予約された、デバイスの認識の層になるはずです。寄生としてデバイスを宣言するには、LVS比較のためにのみ重要です。私はすべての抽出が持っている唯一の制限は、彼らが唯一の時々デバイス認識のオブジェクトを触れることがない、重なり合わないできることですね。古いバージョンでは、（下）プライマリデバイス上に寄生デバイスを認識しないためにも失敗する。