"ECL"、"慢性骨髄性白血病"、"LVDS"は、何をする

[knack]

こんにちは私は時々PPL使用CML回路が行うことがわかります... BLA BLA ..とが原因でLVDSを使用して... BLA BLA ...とECL ....科学のどのcatigoryまたは分岐これらの用語はに属しているのか？私はこれらのI / Oのインターフェイス規格（必ずではないと私が間違っている場合はどう修正する必要がある）のいくつかの種類だと思います..私はそれらについての詳細を勉強したい..そう、私は何を読んだり、検索したらいいんですかね？私は、高い周波数や大規模な除数カウンタを設計するつもりだった..私はそれらのうちどれを使用すると、なぜか？それぞれのC / CTSとadv. /デメリット.....私にそれらについての有用な材料を記入してください...非常に大きい[サイズ= 7] ALL [/サイズ]サンキュー助けのために..よろしく、 - ザナック

 

[ieropsaltic]

ECLは、エミッタ結合ロジックの略です。トランジスタが飽和することを許可されることはありませんので、高速ロジックファミリです。その構造は、アナログの差動アンプと非常によく似ています。 CMLは、電流モードロジックの略です。他のがないですが、その一つの家族が出力時にバッファリングされている点を除いては、ECLに似て、別の高速ロジックファミリです。 LVDSは、低電圧差動シグナリングの略です。このロジックファミリは、0と1を表すために約700mVでの差動信号を使用している。高速分周器のために。私は、最も一般的なロジックファミリは、CMLまたは動的なロジックだと考えています。

 

[srieda]

LVDS - 小振幅差動信号は、チップ間のデータの伝送に使用されています。非常に高い周波数で400mVの - LVDSは50mV程度の振幅を持った信号を使用しています。これは通常、高速の通信に使用されます。 LVDSドライバおよびデコーダは、信号の同相電圧レベルで別の重要な仕様を持っている。コモンモードレベルは、コアが動作する時に定義されたプロトコルと電圧をWRT異なります。 LVDSの実装の詳細を知るために、あなたは私メッセージを送ることができる。私はあなたのLVDSモデリングからして、LVDSのドライバに読み始めることをお勧めします。これらの記事を検索するにはgoogleを使用。

 

[rfmw]

"私は高い周波数を設計するつもりだったし、大規模な除数カウンタは、"我々がここで話しているかを周波数定義...

 

[srieda]

私は正常に130nmプロセスで2GHzの件までのLVDSドライバに取り組んできました。それも技術に依存する。

 

[ahmad_abdulghany]

あなたには、いくつかのIEEEの論文を検索する場合、私にリンクを与え、私はあなたのためにそれらを買ってあげる！

 

[xulfee]

ECLは、エミッタ結合ロジックです[サイズ= 2] [色=＃999999] 2分後に追加：[/色] [/サイズ]低電圧差動信号、またはLVDSは、非常に高速に動作可能な電子信号システムです。安価なツイストペア銅ケーブルを介して。それは1994年に導入され、そしてそれは非常に高速ネットワークとコンピュータのバスの一部を形成するところから、コンピューターに非常に人気となっている。 [サイズ= 2] [色=＃999999] 1分後に追加：[/色] [/サイズ] http://en.wikipedia.org/wiki/Current_mode_logic