dllの設計についての質問。

G

godspeed.w

Guest
私は、DLL(PD + CP + VCDL)の種類を設計します。私の質問は、DLLが存在し、基準信号とフィードバック信号との間の約1nsのエラーがで、最大信号は1nsの幅ですが、VCTRLが安定しているロックされている場合があります。人はなぜ私を伝えることができますか?3倍
 
定常状態でこのエラーは、 "位相オフセット"と呼ばれています。それは、チャージ·ポンプとループ·フィルタのゲートリーク電流のミスマッチのためです。ゲートリーク電流は、モデルで計算されていない場合、それはチャージ·ポンプのミスマッチのためにあると考えられます。
 
どうもありがとうございました。私はそれについて新しい質問を持っているdllがオフセットロック状態と位相を入力することができます多分psのレベルが非常に小さいし、DLLが状態としVCTRLをロックしたまま変更されていません。
 
誰が私VCDL倍の遅延時間の要件を伝えることができます
 

Welcome to EDABoard.com

Sponsor

Back
Top