CMOS技術

A

asnprabhu

Guest
なぜCMOS技術
、 低消費電力と呼ばれる何ですか？

 
Kaspersky Lab opublikował raport spamowy dla stycznia 2011 roku. W porównaniu z grudniem 2010 roku średnia ilość spamu wykrywanego w ruchu pocztowym praktycznie nie zmieniła się. Najniższy odsetek spamu (60,7 procent) odnotowano 5 stycznia, najwyższy natomiast (87,7 procent) 23 stycznia. Można powiedzieć, że po krótkiej przerwie, która nastąpiła po okresie świąt, spamerzy wrócili do pracy. Fakt, że zmniejszona aktywność spamerów przypadła na okres noworoczny i święta obchodzone przez Kościół Prawosławny, sugeruje, że organizacje przestępcze z byłych republik Związku Radzieckiego odgrywają znaczącą rolę w globalnym biznesie spamowym.

Read more...
 
CMOSロジックではなく
、 バイポーラ技術のように
、 現在のようがないのベース電流が必要ですの電圧で駆動されます。これは
、 すでに消費電力削減のための一つの要因です。
のCMOSから容易に縮小することができます1.0umに0.18ミクロンあるいは0.09umので、寄生キャップを簡単に縮小されるので、電流を低減され、さらに消費電力削減のためのスイッチングという。
CMOSロジックレールツーレールので、PMOSのしきい値電圧とNMOSの削減電圧が必要な供給のため、3.3V 0.35umダウン1.8Vから0.18ミクロンのため、さらに
、 現在、消費電力をさらに低減スイッチングを減らすのに役立ちます。
リーク電流は
、 通常多くの0.18ミクロンからディープサブミクロンを除く未満です

 
残念に思う！

引数にはCMOS、低消費電力が正しくありません。これは論理回路のために
、 間違った結論は、CMOS、低消費電力が作った回路のアーキテクチャです。

詳細な理由は
、 相互補完的なデバイスは
、
ダイナミック電流静電気の比は非常に低くしたことができる。典型的なデジタル回路とシステムの使用状況に似ているが20psの期間のみ2nsのされている最先端の旅が。だから最高0.01 everthingの静的/動的な流動比率は以下の罰金です。場合は
、 静的な消費電力回路の消費電力の増加静的な力によって支配されます。

相補的な回路は
、 相補型バイポーラを使ったことができる。ので
、 比率優れている漏れはすでに低くなります。

45nm世代のS / Dとゲートリーク電流を支配してマルチゲートではハイテクを使用する必要があります。現時点ではMOの対バイポーラ減少のコスト優位性。私は最終的な特殊デバイスはバイポーラのメカニズムで作ら参照してくださいが、MOのような静的な低/動的比率を維持するためです。

 
基本的に、私はあなたのagrumentに同意します。
しかし、1つの事は何一般的なアイデアは
、 時間のCMOSロジックのほとんどされた場合は
、 同じロジックの関数については、これは実際に、この質問の幅が広すぎるここで説明する話しているのは比較的
、 他の技術と比較して低消費電力化が必要と考えられる場合は
、 最小限のスリープモードの電流または回路のスタンバイ電流を持ちたい非常には、過去30年間で、非常にディープサブミクロン技術を今日を除いて
、 特定の（我々の漏れについては
、 ここ）、話していないのCMOSは
、 常に最適です。

 
私はuをおい同意する

デジタル回路は非常に広いダイナミック電流

を明確に静的な
、 現在の説明プラザはできますか？

 
ロジックoperationgの面では、
"動的な"論理手段をトグルされ
"静的な"ロジックを1つの状態で安定しているということです。

"静的な"現在のときに1つのロジック安定しているということは、現在
、 それ自体が消費
とをロードします。場合は
、 負荷抵抗され、その場合は
、 結果を知っている。場合は
、 負荷容量は、それ漏れ静的な電流を除く必要はありません

"ダイナミック"、充電電流をスイッチング意味する可能¥性が大電流/ロジックを有効にするために
、 内部の寄生キャップ放電を1つの状態から別のに変更する。また、シュートスルーへの移行時に
、 現在の場合は
、 設計に失敗するどうにかしてそれを支配することがありますが含まれて良い

 
おかげで
、 上記の情報のためにたくさんときに我々はCMOSデジタル回路（単純なインバータ）が体長約話せないか？どのように我々は
、 低消費電力の言うことができる？

高ダイナミック電流のためにそれはありますか？（高ダイナミック電流が期待できるため
、 時間の短い期間では
、 入力電圧の大きな変動）私は実際には
、 静的
、 現在の概念を得るため、低されるときに動的な電流に比べdidn't？
なぜですか？

 
は無効ですがBJTの対のCMOS引数上記の発表¥に欠陥がある：BJTsまだ統合密度の10倍の要因によって、これも、BJTとデジタル回路の消費電流のためのCMOSとの間の比較を行う末尾にあります。もしBJTs同様のサイズなどのCMOS現
、 通貨（45nm世代）のように何をCMOSで、最後にアクセスされた場合BJTsも
、 それらのジオメトリで作業を行うことができますつまりに匹敵する上昇すると静的な電流であるようにスケーリングされた。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top