CMOSのNORゲートのレイアウト？

[davyzhu]

こんにちはすべて、

どこの画像ができますレイアウトのCMOS NORゲートの基本的な私がか？

任意の提案は、よろしくお願いいたします！
ベストは、について
デービー

 

[eda_wiz]

http://www.princeton.edu/〜のwolf/modern-vlsi/Overheads/CHAP3-1/sld013.htm

 

[arunragavan]

[OK]をおい..その1つがuは忘れてはいけないときにuは設計のCMOS回路。

NMOSとPMOSとに配置さシリーズ並列論理を与える異なる。ので、ロジックを作る達成配置を維持することを確認するには。

-------|----------|----------------|
|シリーズ|パラレル|
-------|---------- |---------------|
NMOSの|と|や|
-------|----------|----------------|
PMOSの|はNAND | NOR型|
-------|----------|----------------|

維持し、テーブルを保つ心のこの真理

<img src=¥"http://www.edaboard.com/images/smiles/icon_razz.gif¥" alt=¥"からかう¥" border=¥"0¥" />

（真理値表¥のように少なくとも）配列uは回路のCMOSしたい設計。

とは、について
アルン

 

[tarkyss]

はい、）と（NAND型、NMOSが直列に利用して、PMOSが並列されている
NMOSがまたは（も）を並列している、PMOSのシリーズはされている
詳細は、のようないくつかの本をすることができますを読む
デジタル集積回路設計の視点（Senond版）

 

[beckchm]

あなたはsynposysしたいのセルをのlib標準のNOR参照してくださいより

 

[Guest]

[No message]

 

[rmy]

ここにいくつかのことを見つける
http://www.vlsitechnology.org/html/cells/vxlib013/nr2.html

 

[Guest]

使用する理由は、1つの場合に必要なベンダーlibに、既存のから