CMOSのスルーレート制御のI / O回路

R

rajesh13

Guest
私はスルーcontroが行われる（のdI / dt）に行われる理由＆方法のI / O回路のCMOS知っていると思います。私は基本的にアクティブなスルーレート制御技術に興味を持っています。
 
こんにちは私はI / Oセルは、非常に大きな寄生インダクタンスとICパッケージと電圧振幅を引き起こすとGNDのすべての回路に影響を与える基板の静電容量のための重要な出力の電流制御をして、Rajesh。 ICパッケージでは、パッドのサイズ、ボンディングワイヤ、およびピンの設定はrelavantです。これらの情報は、通常、パッケージの人たちによって提供されます。 relavant情報は、PCBの製造元から入手することができます。すべてのrelavant情報を取得した後、SPICEシミュレーションは、I / Oセルは、なるようにトランジスタのW / Lを決定するために、スイングの許容範囲を満たす出力を実行される。私は多くの種類があります/出力電流の効果的な制御のための複数の段階で構成されていますOセルはすでに開発され、使用される。さよなら〜
 
はい。多くの企業は、検証することがI / O回路の独自のlibにしています。彼らは別の関数で選択することができます。
 
[引用= sunkingの]はい。多くの企業は、検証することがI / O回路の独自のlibにしています。彼らは別の関数で選択することができます。[/引用]は、あなたは、I / O CMOSでいくつかのスキームを知っていますか。
 
一般的にスルーレート制御が行われています）プリドライバb）は複数の小さな足にトランジスタを分割して、ゲートのRを置くことによって、他の1つを遅延させる速度が低下します。
 
[引用= modern_analog]は一般的にスルーレート制御は、事前にドライバをb）は複数の小さな足にトランジスタを分割して、ゲートのRを置くことによって、他の1つを遅延させる減速）によって行われます。[/引用]は、いくつか知っていますかPVTのテクニックを補償されています。
 
紙を見てみましょうDeutschmann /オステルマン[のURL]のwww.chipidea.com/esscirc2003/presentations/esscirc/c30/003_559.pdfの[/ URLは]で"減少グランドバウンスとEMIと出力ドライバのCMOS"
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top