Candence vituoso IC 6.1疑い

[varunmjman]

こんにちは...私はアナログ設計のためのケイデンスのVirtuoso IC 6.1を使用しています.. 6.6ミリ秒私の回路の過渡解析のシミュレーションを終了する14hrs taked。 simualtion時間をダウンさせるのに役立つツールで利用可能なオプションはありますか....事前のおかげで...

 

[erikl]

[引用= varunmjmanは] 6.6ミリ秒私の回路の過渡解析ではシミュレーションを終了する14hrs taked。[/引用] CPU時間または単に合計時間が費やされる？あなたがライセンスのタイムシェアを確認しましたか？

 

[varunmjman]

そのCPU時間..ログファイルの最後にそれは本質的な過渡解析の時間を語る：CPU = 50.5ks（14hrs）私はこの分野に新しいです...どのように私は私のライセンスタイムシェアを確認することができます？

 

[erikl]

[引用= varunmjman] CPU = 50.5ks（14hrs）[/引用] のpostLayoutバックアノテーションとの大きな回路？その後、これは可能かもしれない。あなたのの分は何ですか。時間ステップは？ [引用= varunmjman]どのように私は私のライセンスのタイムシェアを確認することができる上で[/引用] はUnixではまたはのLinux のシステム、あなただけのライセンスを所有するかどうかをチェックできます：？？％ lmstat - aを- C CDS_LIC_FILE $ CDS_LIC_FILE $が対応したstdの変数であるはCadence社のライセンスファイル。利用できない場合は、フルパス名を与える必要があります。

 

[prashantbabu]

あなたがマルチプロセッササーバー上でシミュレーションを実行している場合、あなたはまた、マルチスレッドオプションを使用することができます。 ADEウィンドウで、シミュレーション - >オプション - >アナログでは、マルチスレッドオプションを見つけるでしょう。あなたが"ON"、それをオンにし、スレッドの数を指定することができます..回あたりのスレッドでは、シミュレーションで使用するサーバー上のプロセッサ数となります。これは非常に高速なシミュレーションを行います。あなたのサーバー上で使用可能なCPUの数についてのあなたのシステム管理者に確認してください。それが役に立てば幸い！ [サイズ= 2] [色=＃999999] 3分後に追加：[/色] [/サイズ]もう1つ考慮すべき点は、分析のために保存するノードです。あなたが長い過渡シミュレーションを実行している、とあなたは、回路のすべてのネット上の結果をチェックする必要がいけないなら、ネットはオプション"すべてを保存"ではなく、保存されるように指定することができます。これにより、また、注意する点は、ポストレイアウトシミュレーションを実行している場合、"保守的"許容誤差よりも、一般的には"中程度"というが使用されていることである、シミュレーション時間を削減します。