Cadence社の1 / fノイズの解析

[Ugur Yegin]

こんにちは、私たちは、基本的な電流源ロードされたNMOSコモンソースアンプだけでなく、ケイデンスの0.35技術のオペアンプを設計していると我々は、最小1 / fノイズのために設計を最適化したいと思います。私はノイズシミュレーションで非常に慣れていないですので、誰もが私を助けることができる：1）Cadence社の通常のノイズ解析（入力ノイズがcondideration考慮されていないが、単なるノイズは1 / fノイズを与える）アンプによって追加またはであるかそれ熱と周波数から蓄積されたノイズ？ 2）それが蓄積されたノイズの場合は、どのように私はちょうど1 / fノイズを得るのですか？ 3）どうすればこの値を最小にするためにオプティマイザを実行できますか？私は非常にこの問題に任意のヘルプをお願い申し上げます。おかげで、敬具Ugur Yegin

 

[master.ckt.breaker]

回路内のノイズを分析するには、Cadence社の"ノイズ"のシミュレーションを行うことができます。このシミュレーションは、回路内のさまざまなデバイスにより提供されるノイズを示しています。あなたが騒音のシミュレーションを行うと、ノイズの曲線をプロットします。この曲線は、我々は教科書で確認、通常のノイズ曲線の形状になります。それは低周波数で高くなる、すなわち、指数関数的にそのほぼ一定の、特定のfの後に、周波数にわたって低下する。そのfは雑音のコーナーと呼ばれています。そしてこの下記のfノイズは1 / fノイズと呼ばれ、fは上記のすべてのノイズは熱雑音と呼ぶ。あなたは、周波数帯域全体にわたって統合されたノイズを見つける可能にする終止のノイズの概要を印刷することができます。また、ノイズの種類と一緒に主要なノイズの貢献者のデバイスが表示されます。 "id"は熱雑音を意味し、"fnは"1 / fノイズを意味する。あなたはそれに応じて、熱や1 / fノイズを減少させるためにこれらのデバイスのアスペクト比を変更することができます。 MCB