BRAMまたはDRAMへのコードで使用されているザイリンクスの推論の配列です？

[naz56]

HELLO、ときに配列は、XSTがデフォルトでどこにそれをマップしてコード内で使用されます？ブロックRAMに？または分散RAMに？大きな混乱...ブロックRAMと分散RAMの違いは？ヘルプには、みなし

 

[palai_santosh]

それは完全に配列のサイズといつかコーディングスタイルに依存します。ブロックRAMは、FPGA内部の専用RAMブロックです。分散RAMは基本的に、これらのLUTを使用してSRL16およびCLBにフリップフロップされています。ブロックRAM、分散RAMより速く動作することができます。

 

[naz56]

配列のサイズは？説明...

 

[devas]

こんにちは、小さなRAM（小さな配列のサイズは）主に分散RAMを対象としています。大規模なRAM（大きな配列のサイズは）主にRAMをブロックする対象としています。トレードオフは、おそらく数百ビットですが、あなたのコーディングスタイルとターゲットデバイスにも依存します。四天王

 

[naz56]

上記のすべての皆さんにthanx：）

 

[omara007]

私は比較的大きなレジスタの配列は非常に長い合成時間がかかるということに気づいた..私のために、私は32deepX42bitsの配列を合成した、それは（主に最適化フェーズで消費される！）私に5時間かかった...そのために何らかの理由で？