BGRの電源除去比を向上させる方法?

I

ice

Guest
私は、CMOSバンドギャップリファレンス回路を設計したい。 BGRの電源除去比を向上させる方法?
 
アーキテクチャuが使用しているかに依存します。 1.Ifはシンプルなカスコードカレントミラーは、トランジスタ(PMOS)の長さをincre4se。 2。あなたのBGRのための事前の安定化電源を持っている可能性があります。 3。 uはPTATコアでBJTとBJTプラス抵抗両端の電圧をmaintaningされたアンプを持っている場合。それのANSD出力はPMOS電流源のゲートを駆動されている場合、あなたのオペアンプは電源リップルは、コモンモード信号になるとPMOSのゲートへの完全な電源リップルを渡す必要があります。 VDDに接続されたダイオード負荷のオペアンプは、アーキテクチャの選択になるでしょう
 

Welcome to EDABoard.com

Sponsor

Back
Top