BGRの設計に必要なヘルプ

C

cheenu_2002

Guest
こんにちは、私はBGRの設計を(Plsの添付ファイルを参照)しようとしています。当初、私はちょうど両方のBJTの通常のオペアンプを介して実行されるまで一定の電圧を強制しています。私は今のように私と非常に良好なオペアンプの設計を(私は私のプロジェクトのための研究作業の一部としてそれをやっている)必要がないことに正しい方法があるかどうかを知っているが、私はそれbcozのようでしたいけない。私はBJTのが正常に動作していないかを確認するための方法を知らないのではないか。 BJT2のcurentは非常に非常に小さい150Aの範囲で常に。誰もが私の学習と間違っていただきました!を助けてもらえます。
 
私はBGRを自分で設計したが、あなたの回路図を見ていない、それはのような奇妙な私を打つしません。通常PFETデバイスのサイズがかなり異なっている(例えば、W / L = 20 / 2程度)。とR0とR1はスタートアップ回路として意図されていますか?通常の起動は、pFETのゲートに接続されている。と私はR3とR4の間に接続が存在する必要があることはないと思う。私はわからないが、私はあなたが(私は非常にとにかく始まる誰にもこの本をお勧めします)キースバールによる"シリコンサンドボックス内のASICデザイン"などの本に見たいかもしれないと思います。
 
PNPが上記のノードをショートさせないでください、代わりに理想的なアンプを使用してください。ほとんどのあなたの標準ライブラリ内の1つがある。と左側の抵抗分圧器を削除します。なぜあなたはそこに置くのですか?スタートアップは、理想的な電流源をバイアスするために使用されているので心配はありません。
 
私は基本的なBGRのトポロジを試してみましたが、私はオペアンプの両入力に同じ値を強制することはできませんしています。私は私が使用してフィードバックの方法が正しいかどうかを確認していない。誰もが私の回路図をチェックし、私は間違いを犯しています場所を教えてもらえますか...どのようにオペアンプの出力は、通常フィードバックさです..私はその回路図を与える任意の紙を得るcoudnt。ほとんどそれらの全ては、オペアンプの出力が直接抵抗R1、R2に接続されているが、それが実際にどのように行われるか私が知らないだけブロック図を与える。
 
私は出力段が右だとは思わない、それは一つのレプリカまたはその他の参照スタック(左手ひとつbjt1 +その抵抗を選択)にする必要があります。私は約0.5Vの出力として、描画を期待する。あなたがオペアンプの接続があると思われる場合は、入力を交換してみてください。オペアンプの出力でループを分割してみてください、電圧ソースと電流ミラーのラックを実行し、それを掃引し、オペアンプの出力を確認。それは偉大なコンパレータのようにしないとあなたがqp5.Dでほぼ1/2V参照と場所の出力スイッチポイントでqp5.Dしないと、トポロジの障害のために他の場所で見ることができます。場合それは間違った方法(電源電圧と同位相で)切り替えるなら、あなたは唯一の極性の問題があります。私はFET低いヘ​​ッドルームでよりよく動作するようにサイズ設定のとても長く行くだろう。と私は明示的な起動時の回路を参照していないので、いくつかの"キックスタート"を適用できるように、DCの代わりに過渡解析を実行する必要があります。またはDC -機能の起動を追加。
 

Welcome to EDABoard.com

Sponsor

Back
Top