M
melomon
Guest
カリフォルニア州サニーベール大手のハイエンドデジタルビデオ会社を急成長、CAは、エンジニアのASIC才能¥がある探して、次の。
固体の利点以上の競争力の給与と、これはである同社は、誇りに思って従業員が！送信あなたの履歴書に"melomonでYahooドットコム"
ASICのエンジニア、デジタル/ビデオ設計
電気工学（推奨安静）経験10年の業界。
ツールは必要な経験：
Cadence社のNC_VerilogなどのVerilogシミュレータ（）、
、物理的なコンパイラのDesign Compilerの合成ツール（のようなシノプシス'）、
シノプシスのDFTのコンパイラ、TetraMaxなどのテスト挿入/ ATPGツール（）、
ツール（のようなロジック等価Cadence社（Verplex）等角- LEC）は、
としてシノプシスのサインオフ（このようなスタティックタイミングツール）、
VerisityのSpecManなどの検証ツール（）、
精通）とレイアウトツールの流れと技術サポート、その（フロア、クロックツリー生成、制約翻訳、LVSは、コンゴ民主共和国
スキルが必要な経験：
ハードウェア/検証言語（Verilogの、電子）、
ソ¥フトウェア（C言語、Perl、Tclは、他のスクリプト言語）。
その他のスキル：
スキルラボ手に。
シリコンはアナライザをもたらすまで、ロジックチェックアウトを使用して'の範囲と。
ASICのFPGAのエンジニア、デジタルデザイン
電気工学の経験5年以上の業界
ツールは必要な経験：Cadence社のNC_VerilogなどのVerilogシミュレータ（）、コンパイラ、シンプリシティ'Deisgn合成ツール（のようなシノプシス）と、Cadence社のVerplex（このようなロジック等価ツール）等角- LECは、とシノプシスのサインオフ（このようなスタティックタイミングツール）、回路図キャプチャツール（OrCad）。
精通はそのと基板のレイアウトツールの流れとeningeeringサポートが必要です。
手スキルの研究、スコープとロジックアナライザが必要です。
委員会の立ち上げとデバッグのスキルが必要です。ASICの検証マネージャ、CEのLOBの
のASIC検証背景が強い立場このために必要です。前の検証アーキテクチャと実装の経験と現在のは、手が、機能¥に期待される。製造テストの方法と強力な知識がのASIC設計が必要ですも。経験検証地域は、所望の検証などの高レベルの検証環境のアーキテクチャ、検証モデルの仕様と実装、開発行列と回帰サイト。技術の背景、目的のモデルを含むデジタルビデオ処理、デジタルオーディオ処理、リアルタイムのデータ転送のTMDSやその他のアナログブロック。ツールが必要と作業美術の知識の状態は式の方法の検証。知識はメソ¥ッドのデジタル設計フロー（ツールと）が望まれる。人は、/エンジニアリング設計、システムが必要アナログする意欲的な、優れた強いリーダーは自己のスキルの両方書、他のチームとうまく動作しますが、通信管理、個々の寄稿者からの検証、デジタルデザイン、口頭アーキテクチャテストエンジニアリング。
電気工学（推奨安静）
8年以上の業界経験
管理ツールが必要な経験：Microsoft Projectで、エクセル、ワード、パワーポイント
検証ツールが必要な経験：高レベルの検証言語、特にVerisityはSpecman、電子、Veilogシミュレータは（のようなケイデンスはVerilogのだのNC -）、スクリプトおよびTCLおよびSCH、プログラミングツールなどのPerlの。としてシノプシスDFTのコンパイラ、TetraMax（このようなテスト挿入/ ATPGツール）
ASICデザインエンジニア
電気工学（推奨安静）経験5年の業界。
ツールは必要な経験：Cadence社のNC_VerilogなどのVerilogシミュレータ（）、物理的なコンパイラのDesign Compilerの合成ツール（のようなシノプシス'）、シノプシスのDFTのコンパイラ、TetraMaxなどのテスト挿入/ ATPGツール（）、ツール（のようなロジック等価Cadence社（Verplex）等角- LEC）は、としてシノプシスのサインオフ（このようなスタティックタイミングツール）、VerisityのSpecManなどの検証ツール（）、コンゴ民主共和国、熟知しているレイアウトツールの流れとエンジニアリングサポートをその（フロア、クロックツリー生成、制約翻訳、LVSの）
スキルが必要な経験：ハードウェア/検証言語（Verilogの、電子）、ソ¥フトウェア（C言語、Perl、Tclは、他のスクリプト言語）。
その他の必要なスキル：スキルラボの手に;'スコープとロジックアナライザ。
固体の利点以上の競争力の給与と、これはである同社は、誇りに思って従業員が！
固体の利点以上の競争力の給与と、これはである同社は、誇りに思って従業員が！送信あなたの履歴書に"melomonでYahooドットコム"
ASICのエンジニア、デジタル/ビデオ設計
電気工学（推奨安静）経験10年の業界。
ツールは必要な経験：
Cadence社のNC_VerilogなどのVerilogシミュレータ（）、
、物理的なコンパイラのDesign Compilerの合成ツール（のようなシノプシス'）、
シノプシスのDFTのコンパイラ、TetraMaxなどのテスト挿入/ ATPGツール（）、
ツール（のようなロジック等価Cadence社（Verplex）等角- LEC）は、
としてシノプシスのサインオフ（このようなスタティックタイミングツール）、
VerisityのSpecManなどの検証ツール（）、
精通）とレイアウトツールの流れと技術サポート、その（フロア、クロックツリー生成、制約翻訳、LVSは、コンゴ民主共和国
スキルが必要な経験：
ハードウェア/検証言語（Verilogの、電子）、
ソ¥フトウェア（C言語、Perl、Tclは、他のスクリプト言語）。
その他のスキル：
スキルラボ手に。
シリコンはアナライザをもたらすまで、ロジックチェックアウトを使用して'の範囲と。
ASICのFPGAのエンジニア、デジタルデザイン
電気工学の経験5年以上の業界
ツールは必要な経験：Cadence社のNC_VerilogなどのVerilogシミュレータ（）、コンパイラ、シンプリシティ'Deisgn合成ツール（のようなシノプシス）と、Cadence社のVerplex（このようなロジック等価ツール）等角- LECは、とシノプシスのサインオフ（このようなスタティックタイミングツール）、回路図キャプチャツール（OrCad）。
精通はそのと基板のレイアウトツールの流れとeningeeringサポートが必要です。
手スキルの研究、スコープとロジックアナライザが必要です。
委員会の立ち上げとデバッグのスキルが必要です。ASICの検証マネージャ、CEのLOBの
のASIC検証背景が強い立場このために必要です。前の検証アーキテクチャと実装の経験と現在のは、手が、機能¥に期待される。製造テストの方法と強力な知識がのASIC設計が必要ですも。経験検証地域は、所望の検証などの高レベルの検証環境のアーキテクチャ、検証モデルの仕様と実装、開発行列と回帰サイト。技術の背景、目的のモデルを含むデジタルビデオ処理、デジタルオーディオ処理、リアルタイムのデータ転送のTMDSやその他のアナログブロック。ツールが必要と作業美術の知識の状態は式の方法の検証。知識はメソ¥ッドのデジタル設計フロー（ツールと）が望まれる。人は、/エンジニアリング設計、システムが必要アナログする意欲的な、優れた強いリーダーは自己のスキルの両方書、他のチームとうまく動作しますが、通信管理、個々の寄稿者からの検証、デジタルデザイン、口頭アーキテクチャテストエンジニアリング。
電気工学（推奨安静）
8年以上の業界経験
管理ツールが必要な経験：Microsoft Projectで、エクセル、ワード、パワーポイント
検証ツールが必要な経験：高レベルの検証言語、特にVerisityはSpecman、電子、Veilogシミュレータは（のようなケイデンスはVerilogのだのNC -）、スクリプトおよびTCLおよびSCH、プログラミングツールなどのPerlの。としてシノプシスDFTのコンパイラ、TetraMax（このようなテスト挿入/ ATPGツール）
ASICデザインエンジニア
電気工学（推奨安静）経験5年の業界。
ツールは必要な経験：Cadence社のNC_VerilogなどのVerilogシミュレータ（）、物理的なコンパイラのDesign Compilerの合成ツール（のようなシノプシス'）、シノプシスのDFTのコンパイラ、TetraMaxなどのテスト挿入/ ATPGツール（）、ツール（のようなロジック等価Cadence社（Verplex）等角- LEC）は、としてシノプシスのサインオフ（このようなスタティックタイミングツール）、VerisityのSpecManなどの検証ツール（）、コンゴ民主共和国、熟知しているレイアウトツールの流れとエンジニアリングサポートをその（フロア、クロックツリー生成、制約翻訳、LVSの）
スキルが必要な経験：ハードウェア/検証言語（Verilogの、電子）、ソ¥フトウェア（C言語、Perl、Tclは、他のスクリプト言語）。
その他の必要なスキル：スキルラボの手に;'スコープとロジックアナライザ。
固体の利点以上の競争力の給与と、これはである同社は、誇りに思って従業員が！