AHBバスは、SDRAMのバスの効率を下げるか？

[heartfree]

私は、SOCのプロジェクトに取り組んでいます。 AHBとラップSDRAMコントローラがある場合、このコントローラは、ALOSは、AHB I / Oを持つ複数のクライアントを持っていますここで私は疑問を持って、AHB SDRAMシステムの効率に影響しますか？私は両方のクライアントとSDRAMコントローラのAHBラッパーを削除する場合は良いですか？感謝

 

[uditkumar1983]

こんにちは私が思うには理由なしに、それらの間のデータ転送を行うだろう、とAHBバスは主に高性能、パイプライン動作..などに使用される方法....第二のものは、あなたはウルケース内の任意の利点を得ることができますが、ウルSOC内の1つの標準becuseに従わなければより多くのIPが存在する可能性があるとより多くのブロックはSDRAMへのアクセスを与えている可能性があります。私はまた、SOCプロジェクトに取り組んでいます...ここにもAHBラッパーが使用されます...よろしく

 

[semiconductorman]

私はここに不賛成である。それはあなたのケースのようにそれがして、タイミングと、ハードウェアに保存するようにproperitaryインタフェースを保持するかもしれない唯一のモジュールと対話する場合、AHBバス上のクライアントの一つとして期待されている場合、SDRAMコントローラはAHBをサポートする必要があります。あなたのSDRAMコントローラは、AHBを使用して、いくつかの他のプロジェクトで使用されると思われる場合しかし他方ではそれはあなたがそれをu再利用して、検証や設計の手間を省く必要があるので、次回それAHB complinat保つために、いくつかの意味がある場合があります。最後に最も重要なポイント。 AHBインタフェースは他の言葉で全てのマスタ/スレーブは、あなたのデザインに応じて大規模なバーストアクセスを行う場合、これが問題にすることができますあなたSDRAMコントローラは、マスタ/スレーブは、他に相互作用することはできませんバスを使用しているのと同じバスを共有し、point2pointではありません。私はあなたが十分にあなた自身の決定を取るために洞察与えていると思います。

 

[heartfree]

両方あなたのおかげで。私の懸念がある：MasterAはSDRAMを読むとき、SDRAMのデータを返す前に、次回masterB読み取りSDRAM場合、少なくともCASレイテンシがあるだろう、少なくともCASレイテンシもあるでしょう。しかし、我々は独自のバスを使用する場合、我々は2番目のCASレイテンシを隠蔽することができます。実際に、私はあなたが私にこのデザインの例を与えることができる、ファンクションブロックのこの種の明確なアーキテクチャを持っていないのですか？

 

[uditkumar1983]

こんにちは..私はあなたのrは言っている意味で持ってdid't"我々は独自のバスを使用して、我々は2番目のCASレイテンシを隠蔽できる"...メモリのルータのオーバーヘッドのために約25％の帯域幅の無駄よりもその使用のために最善の後SDRAM controlllerに接続されたマスターとスレーブのあるRAの多くの場合私は知っているとして。

 

[zhangpengyu]

これを行うには、それ/ sハードディスク。 masteraアクセスSDRAMは、SDRAMコントローラはmasterbのHADDRを知っている必要がある場合、2番目のCASレイテンシは多分削除。 amba2は難しいです。多分OK amba3。