AGNDの間/ GNDの接地クエリ

[phaedrus]

こんにちは、カリフォルニアベースのアナログ回路では、私は、アナログおよびデジタルgrounds.Iは、回路図に示すようにPWMからのアナログ出力を生成午前分割した。私のクエリは：それはAGNDまたはGNDに接続端子4053の8に優れています。私の知る限りでは、8ピンは、PWM信号のリターンパスを提供するため、GNDに接続することができます。することができますヴィーは、端子7オープンのままにできますか？ TIAの

 

[TekUT]

アナログGNDとデジタルGNDは一緒に接続する必要がある、本当の問題は、我々は、このタスクを実行するためにしたどのような方法です。接続は慎重にグランド（もちろん、高出力電流スイッチング電源、またはグランドについては特に、また、電源グランドを持っている可能性があります、この二種類の接続不良からノイズや間違った結果を避けるために、すべての設計について検討する必要があります設計のRFセクションを参照）。それはあなたのポイントを保つのを助けることができる、デジタルとアナロググランドについては、この用紙を見てみましょう。 [URLを] http://www.epanorama.net/documents/groundloop/in_circuit.html [/ URL】バイパウ

 

[phaedrus]

こんにちはパウ、リンクしていただきありがとうございます。残念ながら、この問題は、それゆえ私は何かこのICに固有のを期待していた、芸術のビットと思われる。またも感謝します。

 

[FvM]

あなたはそれがデジタル電源ピンですが、DGNDにそれを接続することができます。しかし、それはどちらも多くのノイズは、現在も干渉に敏感生成なので、問題は私の意見には、理論的な種類の詳細です。この回路では、別のAGNDはできるだけ干渉はとにかく低域によってフィルタリングされますが、特段の目的を持っています。対照的に、それは、高速、高分解能のADCなどの動作デリケートな問題は、です。ところで、回路図から、VEEは接続されていないと思われる。それは本当に、より上の問題よりも重要な悪いことでしょう。

 

[phaedrus]

こんにちは构造FVM、私は線は試験のためにこの回路を包んでいた、それはヴィーが接続端子なしで、[OK]を動作するように"ようだ"。私もこのピンについて明確ではありませんでしたが、電圧が0V以下にする必要がある場合、私はその必要を推測する。このアプリケーションでは、十分な接地でしょうか？ のhttp://www.national.com/appinfo/ad...それゆえ私はこれを読んで後に別のグランドプレーンを使用する12ビット4チャンネル持っている

 

[Kral]

電源;パイドロスは、アナログとデジタルの根拠は一点だけで一緒に接続する必要があります。あなたの回路のピンが8つのデジタルグランドに接続する必要があります。 4053は、マルチプレクサは、チップのグランド端子を介して行っていないアナログ信号（参照）に関連付けられている現在のものですので。ディジタルグランドにピン8を接続することで、その流れオンチップのアナログ信号を伝送グランドに流れるしないチップのデジタル機能のために流れる電流を確認してください。よろしく、クラル