ADCのS / Nについての質問

U

uladz55

Guest
それは、S /（N + D）は、16ビットSAR ADC AD7686のための89デシベルであること。アナログデバイセズの掲示板から従うどのように可能なのか？
 
理論的な限界は6.02x16 1.76 = 98.08デシベルです。実際のADCは常に低い値を示す。なぜあなたは驚いている？
 
こんにちは、私はこの式を知っている。それはどういう意味ですか - より低い値を？デザインは、あらゆるケースの仕様を保証する必要があります。ので、S / N> = 98デシベル？
 
二つの値の違いは、歪みを意味する最初の値に重要なDです。コンバータにはいくつかの重要な非線形性が明らかにあります。
 
式は、Dを考慮wirhout SNRのためです - 量子化ノイズのみである>歪みは、そのSNRの方程式.. 98デシベルに考えられている。通常、実用的な値は小さくなります。 SNDRはSNRよりも、小さくなります。
 
私が示した式は、量子化ノイズによる理想的なADCの信号対雑音比、です。実際のADCは、その上に、より多くのノイズ（熱、ちらつき...）と、いくつかの歪みを持っている。ので、信号のパワーと他のすべての電力（量子化ノイズ+ノイズの他のソース+歪み）の比 - SNDRは、もちろん、小さいです。 （基本的に、理想的なADCが同じSNDRを持っている、持っているというのビット数を示すENOB =（SNDR - 1.76）/ 6.02：それは、"有効ビット数"（ENOB）などと呼ばれるパラメータを定義することであっても一般的です。理想的なADCのSNR = SNDRで）。このケースでは、ENOB = 14ビットを持っている。このパラメータは、実際のADCは、理想的なケースからがどの程度の良い指標を与える。よろしく
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top