/ ADCのDACの性能¥>

[snoop835]

皆さん、こんにちは。

私はDACの午前ビットは、現在の設計R2R 8。今私はDNLをおよびINLしたいシミュレートDACの性能¥静的すなわちオフセット誤差、ゲイン誤差、。何があったか、私は、DACを生成理想的な8ビットの斜面対実際のDACの斜面に比べ転送斜面を実際のDAC（理想的なDACの）。エラーゲインから？このオフセット私が直接測定のINL / DNLの/。しかし、私はそれを行うのですが方法が正しいこれがいるかどうかを確認！

誰でも問題がこれに相談私。

乾杯.......................

 

[analogic1]

私はuと同じようにしないとは思わないでしょう。DACの理想的な、uはただモデルを必要とする数学は、ブロックされていない理想的な、それを設計する必要性

 

[snoop835]

ありがとうanalogic1！

私はDACの理想的な使用して管理を生成理想的な斜面を、DAC伝達。それから、私は斜面転送DACの比較、それを実際の。）実際から対/ゲイン誤差から直接シミュレーション（理想的な斜面オフセット私はこの測定INLは/ / DNLの斜面。しかし、私はメソ¥ッドを使用してこれができなかった得る結果を適切な測定。

使用方法私は、パフォーマンスを静的DACです修正するの特徴？信頼性の高いですもっと方法があり、他の？

私はポイントを使用して移行DNLは読み取り/記事をINLは約測定します。約メソ¥ッドでこの私たちは11011から11010の移行電圧から測定する必要があります。その後、我々はDNLは、特定の適用が必要に/ INLがの数式を計算する。パフォーマンスは、これが有効な静的なDACの方法の特徴？誰メソ¥ッドは、この参照を持っていいですか？

乾杯........

 

[manitooo]

テストけれども私はどのように説明していたお読みもメッセージがdocです交渉はここについては、DACがADCの...

同じレッツと仮定かなりのパラメータがあります...にもかかわらず、私は、同様だと思うれている方法は、

さようなら
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[seonik]

manitoooありがとう、あなたの記事が参考になった非常に希望しています。

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />

 

[jeremy_zhu]

のテストファイルのRAR形式のおかげで、本当に

 

[yxk]

おかげで多くの

 

[Guest]

本当に役に立つ

 

[Guest]

[No message]

 

[Guest]

あなたはスパイスからシミュレーションを取得データは、可能¥性に対処するMatlabの使用します。または情報からネットの一部を検索します。追加分後に3：ファイルmanitoooがアップロードの詳細ですので、私はあなたの考えに十¥分な。