Jul 29, 2012 #1 K kamchor Guest 私は、PLLの設計に新しいですので、私は主に90nmプロセスに関連する両方のデザインとレイアウトで、いくつかのガイドラインを探しています。アナログVCCとデジタルVCC用コンデンサ推定デカップリング電流密度推定の金属密度推定上の任意の提案。かなりのVCCとVSS間にコンデンサ推定デカップリング。他の提案やその他の論文へのリンクは大歓迎です。
私は、PLLの設計に新しいですので、私は主に90nmプロセスに関連する両方のデザインとレイアウトで、いくつかのガイドラインを探しています。アナログVCCとデジタルVCC用コンデンサ推定デカップリング電流密度推定の金属密度推定上の任意の提案。かなりのVCCとVSS間にコンデンサ推定デカップリング。他の提案やその他の論文へのリンクは大歓迎です。
Jul 29, 2012 #2 U uncle_urfi Guest うーん、あなたは、PLL設計の新機能で、90nmのレイアウトの支援が必要である。あなたは80％のチップが最初のシリコンを失敗することを知っている必要があります。以下の記事のリンク。あなたもaicdesign.orgと彼のシンセサイザーコースノートの教授PEアレンのウェブサイトを試してみてくださいcircuitsage.com（他の記事のために）試してみることができます。これはかなり新しい技術ですので、上記の90nmプロセスの言及はないだろうし、それに関する多くの出版物のいずれかは存在しません。あなたの会社の同僚と話し合うことができます。 ---- 90nmの問題に関する-----優れた記事 http://www.planetanalog.com/showArticle.jhtml?articleID=12802659 の幸運----。
うーん、あなたは、PLL設計の新機能で、90nmのレイアウトの支援が必要である。あなたは80％のチップが最初のシリコンを失敗することを知っている必要があります。以下の記事のリンク。あなたもaicdesign.orgと彼のシンセサイザーコースノートの教授PEアレンのウェブサイトを試してみてくださいcircuitsage.com（他の記事のために）試してみることができます。これはかなり新しい技術ですので、上記の90nmプロセスの言及はないだろうし、それに関する多くの出版物のいずれかは存在しません。あなたの会社の同僚と話し合うことができます。 ---- 90nmの問題に関する-----優れた記事 http://www.planetanalog.com/showArticle.jhtml?articleID=12802659 の幸運----。
