70nmの等、35nmの、22nmノードであるためにチャネル長の異なる理由は何ですか？

[bsbs]

70nmの製造等の制約よりもなぜこれらの具体的な数字は、他の、35nmの、22nmノードであるためにチャネル長の異なる理由は何ですか？

 

[jeffrey samuel]

何で？？？？？

 

[bsbs]

MOSFETの

 

[erikl]

[URL = "http://www.edaboard.com/thread261971.html"]このスレッド[/URL]を参照してください！

 

[bsbs]

製作以外の理由はあります、他の遺物？

 

[erikl]

[QUOTEは= bsbs; 1124062]？製作以外の理由は、他の工芸品[/QUOTE]そうでもないの工芸品はあります。コスト。

 

[Colbhaidh]

一般的にそれはファウンドリが提供する唯一のプロセスおよびデバイス·モデルであるためです。それは、それぞれの世代のためのデバイス·モデルをセットアップするためにパラメトリック抽出を行うには時間とお金のかなりの量を取る。だから、あまりにも多くを提供するのは意味がありません。おそらく、180nm以下の130nmと90nmの知っている。何あなたは、おそらく聞いたことがないとIDM企業が内部的に持っていることを150nmの、110nm、100nmの80nmのとで十分に確立されたプロセスである。 150nmのはそう、ファブに無添加の資本コストでダイサイズを縮小する方法の130nmを解決できるではありませんでした同じリソグラフィー装置を用いて180nm以下でスクイズだった。 90nmプロセスは、UVリソグラフィ波長の新しいタイプを必要とし、非常に高価でした。だから130nmのファブは120、110および100nmの時スクイズ技術を開発していますが、それらについて聞くことを得ることはありません。

 

[jeffrey samuel]

"チップに嵌トランジスタのノーが倍増年度の"ルールでは、これらのサイズの決定には良いを保持しない

 

[Baas Rietrot]

"チップに嵌トランジスタのノーが倍増年度の"ルールはこれらのサイズの決定に当てはまるん

法律が実際に述べているトランジスタの数でしょうをダブル毎2年。期間は多くの場合18ヶ月であることが引用されている、これはチップに法律を装着インテル幹部の文によるものであるの性能の倍増。ムーアの法則はまだ当てはまる。インテルが発表した22nmノードプロセスと3D構造、法律は、長い間忠実であり続けるでしょう。

 

[jeffrey samuel]

私は1つのクエリを持っている我々は並列コアの創作のために行くかどうか、またそれはオンのままになる

 

[Baas Rietrot]

並列コアは、の機能（18ヶ月）[A / B]の一部ですが、パラレルでは、トランジスタの倍増（ゲート等のトランジスタで作られた）に役立ちます。