7:04

  • Thread starter junchaoguo51888
  • Start date
短い:

HDL =ハードウエア記述言語( VHDLの
は 、 Verilogの、
他 )
SystemCのシステムレベル設計言語
です SLDL =

 
また
、 HDLとしては
、 SystemCを使用するようにsynthsisのRTL consuctsサポートhadware検証言語としてviewdされる

 

Welcome to EDABoard.com

Sponsor

Back
Top