50MHzの増加xc9536周波数

B

bolo13

Guest
こんにちは
私はMHzの入力をして20の出力で提供MHzに乗算したい50度数、この。
私は、VerilogだbegineerとiまたはVHDLの必要性をするには、これを行うことを知ってどのように私は。
よろしく

 
あなたは、クロック周波数の20からクロックを作成する50MHzのによ必要PLLを。ベンダー場合は、このおで目的のコードが目はできるIPアドレスのPLLを使用のいずれかをすることができますFPGAの場合は。フォーラムは、この場合は検索できませんでしたあなたとあなたのverilogでたくさん表¥示されますPLLを実装する話についての記事。

 
20MHzの場合をお持ちの7nsバージョンまたはより高速タイプのこのCPLDからクロックを80MHzとすると、作成40するかもしれないことができ、それが作成安定しないこと、それが信頼性の高いされますがあります。

50MHzのは難しい、非常になること。

 

Welcome to EDABoard.com

Sponsor

Back
Top