500mAのピークはdi / dtをの/ sです。位相シミュレーション許容か？

[chang830]

こんにちは、
デザインについては私のTTL / CMOSバッファ、私はシミュレーションがピークディ/でdtが高いまで〜だ/ 500mAのは。私が知っている、それが条件実際/ GNDのbounce.But私たちが知っている、深刻なVDDがでれますが、それはPCBのですしないように使用されるソ¥リューションは、pessimistic.Manyように改善キャップをして、バイパス例えば、坑道。

私は相にを知っているシミュレーション電流だが500mAの/変化の許容率をできますか？
ウィルは、懸念を引き起こすすべてのEMIの？

誰が光をいくつかの小屋？

感謝

 

[Guest]

私は、と思う500mAのは/大sがされていない値

おそらく値が間違っている指定された。

宜しくchang830は書き込み：

こんにちは、

私のTTL / CMOSバッファの設計については、私はピークのdi / dtが高いまで〜500mAのは/シミュレーションでは... ...ことが分かった。
私が知っている、それが実使用状態で我々が知っている深刻なVDDに/ GNDのbounce.Butを原因となりますには、そのソ¥リューションは、それを改善するために使用されるpessimistic.Many、PCBのバイパスキャップなどではない湧く。私が知っている、/電流変化率は最大500mA許容シミュレーション段階にあるがしたいですか？

ウィルは、任意のEMIの問題を引き起こす？誰がそれにいくつかの光を当てる？感謝

 

[Guest]

[No message]

 

[chang830]

ひょうきん者の書き込み：

私は500mA / sは大きな値ではありません、と思うおそらくあなたは間違った値が与えてくれた。宜しく
chang830は書き込み：

こんにちは、

私のTTL / CMOSバッファの設計については、私はピークのdi / dtが高いまで〜500mAのは/シミュレーションでは... ...ことが分かった。
私が知っている、それが実使用状態で我々が知っている深刻なVDDに/ GNDのbounce.Butを原因となりますには、そのソ¥リューションは、それを改善するために使用されるpessimistic.Many、PCBのバイパスキャップなどではない湧く。私が知っている、/電流変化率は最大500mA許容シミュレーション段階にあるがしたいですか？

ウィルは、任意のEMIの問題を引き起こす？誰がそれにいくつかの光を当てる？感謝

 

[laglead]

は大きな問題。

 

[DenisMark]

使用して簡単な数式Usso_noise =のL *（di / dtを）。パッケージについてはスタンダールであるL〜2 .. 20 nHの。5nHを前提とλ=よりVsso_noise = 2,5 Vの私はマージンノイズと思うあなたの回路少なくなります。使用して出力スルーレート制御手法と必要な設計）場合agressive非の電流（回路を作る前に、使用例破る-クロスバー減少します。Uはピンをより使用することができますが減少Lを。