50％のデューティサイクルのクロックから1 / 3デューティサイクルを得るには？

A

Alles Gute

Guest
50％デューティサイクルのクロックから1 / 3デューティサイクルのクロックを取得するには？
 
最初に、50％デューティの信号を取ると（ゲートのちょうど伝搬遅延を使用するか、RC回路を使用して）それを遅らせる。その後、50％のデューティ信号と遅延信号を取り、ANDゲートに入れます。結果は<50％のデューティサイクルでパルスである必要があります。トリックはあなたに右の遅延を与えるために、正しいRとCの値を選択することです。これは、デューティサイクルのクロックの周波数が何であるかに依存します。あなたがそれを微調整できるように、抵抗、ポテンショメータを確認する必要があります。今、私が上記で説明していますと、非常に大まかなオープンループのソリューションです。 30％はどのように正確にする必要があるのでしょうか？敬具、v_c
 
その後、私はメソッドの上に考えて、そのジャムの入力にマイクロを使用しても必要な正確なマークのスペースに正確な除算をプログラムできるCD4059または74HCT4059を使用することはあまりにroughtです
 
あなたがICに実装するなら、あなたのサイズを設定することにより、遅延を制御する遅延素子としてバッファを使用してください。プラカシュ。
 
VSMVDDは - 私はあなたに同意する。私が言ったように、私は私は適切な設計のためのすべての部品を持っていないときに私が過去に使用していることを非常に大まかなソリューションです。それは"迅速かつ汚い"ソリューションです。敬具、v_c
 
[引用= v_c]まず、50％デューティの信号を取ると（ゲートのちょうど伝搬遅延を使用するか、RC回路を使用して）それを遅延させる。その後、50％のデューティ信号と遅延信号を取り、ANDゲートに入れます。結果は<50％のデューティサイクルでパルスである必要があります。トリックはあなたに右の遅延を与えるために、正しいRとCの値を選択することです。これは、デューティサイクルのクロックの周波数が何であるかに依存します。あなたがそれを微調整できるように、抵抗、ポテンショメータを確認する必要があります。今、私が上記で説明していますと、非常に大まかなオープンループのソリューションです。 30％はどのように正確にする必要があるのでしょうか？敬具、[TEX] v_C [/テックス] [/引用]あなたが分周器を使用する意味"CD4059または74HCT4059を使用する"？分周器× 3の分周器を使用して、気に入りましたか？はい、このように我々は、しかし、3倍低い周波数で1 / 3デューティサイクルのクロックを得ることができます。私の主要な要件は、ジッタが多すぎるクロックを増加しないことです。
 
それは受動またはPLLまたは義務の測定のいくつかの並べ替えすることなく1 / 3を取得することはできません。それは完全な信号周期の処理をすることなく立ち上がりまたは立ち下がりの時間を管理することは不可能であるので。もちろん、遅延回路を設計することができます。それは、これらの努力に値するものの問題です。抽出入力信号の昇給をし、遅延回路（、デューティは、現時点では重要ではないが、周波数が2倍を意味する）によって分類され、供給が同期カウンタに周波数を倍増：しかし、あなたはあなたの入力周波数より倍より低い周波数の1 / 3デューティを得ることができます。その後、カウンターのdiv / 2とDIV / 4出力に接続して、。 ANDの出力にはジッタなく必要なデューティを取得します。私はチップのIDを覚えていけないが、それはそれらを見つけることは容易である。カウンタは同期する必要があります、それ以外の場合は、不要なスパイクでのAND出力を得ることが可能です。
 
それだけで/ NA PLLを使用して容易に可能となるように、/ nはn個の要因により、入力周波数/比に分割されるとしても、右手などなどPLLの一部として使用できる4059までです/ nカウンタとにかくですそれが添付された空間にだけマーク周波数を変更する文句を言わないので、私は、しかし受動的な要素は、必要に応じてマークのスペースを取得すると4059のこの出力は1％以上のステップで調整可能な信じられないほど安定してフルになる50％のデューティを分割するために必要なアレント私が見つけたの計画は、私はそれを作り直し水燃料系ガスジェネレータのオンラインであり、電気単位として回路を使用し、それは確かに両方の方法は、周波数とPWM出力の両方を得るために555タイマーを使用して雇用されている参照してくださいyoullのこの仕事で非常にうまく機能10 kHzの上部のPWM出力がプログラム可能であるあなたが自分自身で555を使用して必要なジョブのが完全に4059を使用しては、そこにサイト[urlからプロテウスVSMのデモをダウンロードすることができますがあるに十分れる - デュアル出力は、ベース周波数が低く@ 100Hzのを実行している波形] www.labcenter.co.uk [/URL]または、それはまた、v6.6 SP3以降からliteのバージョンで開きます。
 
Allesグーテは、あなたが言った：[引用] [/引用]"私の主要な要件は、ジッタが多すぎるクロックを増加しないです。"とあなたが言及した周波数範囲いけない、そしてそれは固定または可変の場合は！とにかく、出力周波数が可変の唯一の方法であればPLLを（3分周器で分周を使用）を使用しています。どれが最も重要なのですか？ jitterfreeまたは1/3divisionの精度？ timming精度が最も重要である場合にはジッターフリーの出力を望むのであれば、他のPLL使用することができます、あなたは受動的なmethodeを使用することができます。また、高い周波数のために、必要な遅延を生成するためのいくつかのインバータのバッファを使用することができます。よろしく、Davood。
 
返信のためにすべてのいただきありがとうございます。低ジッタが私の優先順位である、それは非常に正確な1 / 3デューティサイクルを必要としない、私のタスクのために、およそ1 / 3で十分です。周波数が可変することができます。だから私は、分周器× 3の分周器を使用して推測する最も簡単な方法です。 （ただし、それはより高い周波数が使用されている3回以来、より多くの電力費用がかかります。）
 
3で除算を使用して、周波数から高3倍を開始し、1 / 3のDCを取得する。単一のFFパッケージで十分です。この回路を見てみましょう。
 
直接完璧な遅延を得ることは容易なことではないので、困難であるよう、他の方法は、PLLやDLL 5月から
 
それがすべての差動およびCMLを行うために役立つかもしれない。あなたは、低ジッターを取得します
 
ちょっと私には、50％のデューティサイクル信号からプログラム可能なデューティサイクルを生成する。しかし、私の信号は2 - 50Hzの順番になります。私は、ASICでこれを実行したいので、私は私がプログラム可能な遅延を生成し、およびプログラマブル遅延の出力....しかし、どのようにのために遅延を与えるとプログラム可能な遅延を作成すると元の信号を使用することができると思うミリ秒？どんな簡単な回路では、だって私は初心者です...私は、参照可能なすべての書類を？
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top